

教育部、國科會共同主辦

九十一學年度大學校院矽智產(SIP)

設計競賽

92-2217-E-002-004

期末執行報告

主辦單位：國立台灣大學電機工程學系
國立台灣大學電子學研究所
國家晶片系統設計中心

協辦單位：ADV 聯盟

時間： 92/1 ~92/9

地點： 國立台灣大學電機工程學系

前言	4
壹、 競賽成果報告	5
一、 前言	5
二、 執行情形	5
三、 檢討及建議	5
貳、 競賽行事曆	7
參、 評審委員及相關單位組織圖	9
肆、 競賽要點	10
1. 目的：	10
2. 比賽類別：	10
3. 比賽時程：	10
4. 作品規格(DELIVERABLES)：請上網查詢下列文件：	11
5. 評審方式：	11
6. 報名資格及報名方式：	11
7. 獎勵方式：	12
8. 注意事項：	13
附錄一：籌備會議紀錄	14
附錄二：命題會議紀錄	16
附錄三：複賽審查結果	17
「九十一學年度大專院校矽智產設計競賽」HARD IP 不定題組	17
「九十一學年度大專院校矽智產設計競賽」HARD IP 定題組	18
「九十一學年度大專院校矽智產設計競賽」SOFT IP 不定題組	19
「九十一學年度大專院校矽智產設計競賽」SOFT IP 定題組	20
「九十一學年度大專院校矽智產設計競賽」FPGA 驗證組	21
附錄四：檢討會議紀錄	22

附錄五：定題組題目 23

1. 九十一學年度定題組	23
A. HARD IP 題目一	23
B. HARD IP 題目二	24
C. SOFT IP 題目一	24
D. SOFT IP 題目二	24
2. 九十二學年度定題組	25
A. HARD IP 題目一	25
B. HARD IP 題目二	26
C. SOFT IP 題目一	27
D. SOFT IP 題目二	27

附表一：參賽隊伍名單 29

1. 九十一學年度 HARD IP 定題組	29
2. 九十一學年度 SOFT IP 定題組	30
3. 九十一學年度 HARD IP 不定題組	31
4. 九十一學年度 SOFT IP 不定題組	32

附表二：得獎隊伍名單 40

附表三：獲入選證明書隊伍名單 43

1. 九十一學年度 HARD IP 定題組	43
2. 九十一學年度 SOFT IP 定題組	43
3. 九十一學年度 HARD IP 不定題組	44
4. 九十一學年度 SOFT IP 不定題組	45
5. FPGA 驗證評比	46

前言

「九十一學年度大專校院矽智產設計競賽」於九十二年七月十四日假台灣大學第二活動中心舉行公開頒獎後，圓滿落幕。競賽期間，承蒙各籌備委員及評審委員鼎力支持與配合，以及國科會國家晶片系統設計中心協助和教育部顧問室的指導，使整個競賽能順利成功，特此申謝。

近年來，在政府積極且完整的督導和獎勵下，我國的積體電路製造及設計產業已蓬勃發展。為了提早為即將面臨到日益龐大複雜的積體電路設計需求提供因應之道，「超大型積體電路與系統設計」教育改進計畫在教育部顧問室推動及指導下，舉行各項比賽，以和教材推動相輔相成。今年度與國科會共同主辦大專校院矽智產設計競賽，以鼓勵大專校院學生從事積體電路設計，培養系統單晶片（SOC）實際設計能力，以促進我國相關人才之培育及 IP 之產出，而本屆更加入了定題組，使得參賽隊伍的設計成果更為嚴謹，更具 IP 規模。今年（九十一學年度），各校參與情形極為踴躍，共計 109 隊參加，比去年增加 8%（100 隊）。其中，Soft IP 定題組 11 隊，Soft IP 不定題組 50 隊，Hard IP 定題組 5 隊，Hard IP 不定題組 9 隊，FPGA 組 29 隊。得獎隊伍包含一般大學及科技大學，更顯示出我國大專校院積體電路設計已逐漸均衡地推廣開，系統化晶片設計的能力也愈來愈成熟。

最後，冀望在「超大型積體電路與系統設計」教育改進計畫開始執行後，能吸引更多有志於積體電路設計的學生組隊參加，使其在競賽中培養出實際設計能力及展現其設計之創意，達成培育更多積體電路設計人才的目標。

「九十一學年度大專校院積體電路設計競賽」承辦人

國立台灣大學電機工程學系 教授

劉深淵

中華民國 九十二年九月 日

壹、 競賽成果報告

一、 前言

為了面對日趨龐大、複雜的積體電路設計需求，可重複使用的(reusable)智慧財產(Silicon Intellectual Properties, IP)已成了積體電路工業的因應之道。有鑑於 IP 對於積體電路工業的重要性，特舉辦本競賽及其相關活動，以鼓勵學校師生團隊長期從事 IP 之設計，促進我國相關人才之培育及 IP 之產出。

二、 執行情形

1. 籌備：由工業界專家及大學校院教授共同組成。負責競賽形式、規則、題目之制定及時程之擬定。擬訂計畫書，送呈教育部。
2. 報名：本競賽分為 Soft IP 及 Hard IP 兩類，每類又再分為定題及不定題二組及 FPGA 驗證類。競賽要點於九十二年二月廿二日公佈於網頁上。報名日期自九十一年二月至三月二十二日止，報名隊數計有 Soft IP 定題組 11 隊，Soft IP 不定題組 50 隊，Hard IP 定題組 5 隊，Hard IP 不定題組 9 隊，FPGA 組 29 隊，總共 109 隊參加，參賽隊伍遍及各公私立大學院校。
3. 比賽：分為初賽、複賽兩部分。初賽依照評審會議擬定之成果繳交格式於 5 月間進行書面報告審查，晉級複賽作品並由晶片系統中心工程師期間進行驗證，最後於 6 月 20 日於國科會晶片中心以口頭報告進行複賽，產生得獎隊伍。
4. 評審：由工業界及學術界之專家學者所共同組成的評審小組依作品之功能性、完整性、應用性、及可重複使用性決定之。由初審評審以書面報告成績決定晉級複賽隊伍，並於複賽當天由業界、學術界專業人士組成複審評審小組聽取各隊之口頭報告後，總和初賽審查成績以及 CIC 驗證部分成績，來決定得獎隊伍名次。
5. 結果：經評審後，擇優錄取 Soft IP 定題組特優一隊、優等一隊、佳作二隊；Soft IP 不定題組特優一隊、優等二隊、佳作四隊；Hard IP 定題組優等一隊、佳作二隊；Hard IP 不定題組特優一隊、優等一隊、佳作三隊；FPGA 組優等一隊、佳作三隊，於 6 月 24 日將各類組得獎隊伍名單上本競賽承辦單位網站公佈，並另函通知。
6. 結案：檢附核銷經費原始憑證，及備齊本結案報告書送部/會辦理結案。

三、 檢討及建議

1. 作品上傳問題：
 - A. 提早公佈上傳作品帳號及密碼。
 - B. 要求參賽隊伍提早測試帳號。
 - C. 詳細說明帳號權限，避免參賽者誤會。
2. 評分問題：
 - A. 附上往年得獎作品成績，供評審委員參考。
3. 參賽作品公開及利用：
 - A. 建議由參賽者和 CIC 簽訂無償契約，以因應將來有應用公開需求。
4. 參賽作品重複參賽：
 - A. 若參賽者題目和歷屆得獎作品雷同(同一指導教授)，請參賽者列表和往年不同處。
 - B. 若為同一作品重複參賽，則取消參賽者參賽資格。
5. 定題組報名人數偏低：
 - A. 提前一年公佈競賽題目(今年已實施)。
 - B. 今年首次舉行，數據未能充分反映實際狀況。明年再依定題組狀況，加以討論實施定題組可行性。
 - C. 事先發 E-mail 與相關領域教授及學生，鼓勵參賽。
 - D. Soft IP 定題組題目應符合工業界及學術界興趣之需求。
6. 其他建議事項：
 - A. 事先準備參賽者作品資料及投影片給評審委員。
 - B. 取消 FPGA 組，改由各組額外加有 FPGA 驗證獎項。
 - C. 題供晉級複賽者，評審委員初審意見。

四、致謝

本次競賽感謝各教授熱烈支持，鼓勵學生報名參加，也承蒙各籌備委員及評審委員犧牲假日熱心參與，以及「國科會國家晶片系統設計中心」工作人員全體動員協辦，特此申謝。

貳、 競賽行事曆

工作項目	內容摘要	日期
初賽相關作業		
寄發籌備委員邀請函	各院校及工業界學者專家	91/12
開籌備會議	參與競賽規劃的委員	91/12/3
訂定競賽要點	籌備委員	92/12/3
評審暨定題會議	訂定評審規則、題目	92/12/20
徵求贊助廠商		92/1
公布競賽消息	設立網站、公告競賽海報、廠商發佈新聞稿	92/2/22
寄送參賽邀請函、競賽海報、相關資料	各大專院校	92/2~3
彙整報名資料	分 Soft IP 定題組 (11 隊) , Soft IP 不定題組 (50 隊) , Hard IP 定題組 (5 隊) , Hard IP 不定題組 (9 隊) , FPGA 驗證組 (29 隊)	92/3/22
聘請評審委員, 組成評審委員會	邀請工業界、學術界專家學者擔任比賽評審	92/2
各隊繳交初賽報告	通知各參賽隊伍	92/5/16
寄送初審評審通知函	評審委員 (附上評審方式說明、參賽隊伍書面報告、審查意見表)	92/5
書面評審	整理陸續寄回之書面審查評分分數	92/5
E-mail 聯繫決定晉級隊伍		92/6/6
決賽相關作業		
公布晉級決賽名單	E-mail, www. 上公告之	92/6/6
決賽會議通知	各評審委員	92/6
設計競賽優勝獎狀		92/7
規劃競賽場地		92/6
決賽會議決定名次		92/6/20
整理比賽成果資料		92/6
公布名次		92/6/28
頒獎		92/7/14
撰寫期末報告		92/9
會議		

籌備會議		91/12/3
評審暨定題會議		91/12/20
Hard IP 定題組複賽評審及賽後會議	Hard IP 定題組複賽評審	91/6/20
Hard IP 不定題組複賽評審及賽後會議	Hard IP 不定題組複賽評審	91/6/20
Soft IP 定題組複賽評審及賽後會議	Soft IP 定題組複賽評審	91/6/20
Soft IP 不定題組複賽評審及賽後會議	Soft IP 不定題組複賽評審	91/6/20
FPGA 複賽評審及賽後會議	FPGA 組複賽評審	91/6/20
檢討暨下年度競賽預備會議	籌備及評審委員	91/7/14


參、 評審委員及相關單位組織圖

委託單位：教育部、國科會

承辦單位：國立台灣大學電機工程學系

國立台灣大學電子學工程研究所

國科會國家晶片系統設計中心



肆、 競賽要點

1. 目的：

為了面對日趨龐大、複雜的積體電路設計需求，可重複使用的(reusable)矽電路設計智慧財產(Silicon Intellectual Properties, IP)已成了積體電路工業的因應之道。有鑑於 IP 對於積體電路工業的重要性，教育部與國科會特合作舉辦本競賽，以鼓勵學校師生團隊長期從事 IP 之設計，促進我國相關人才之培育及 IP 之產出。

2. 比賽類別：

本比賽分為 Soft IP 及 Hard IP 兩類。每類又再分為定題及不定題二組。其主要目的在鼓勵各參賽隊伍發揮創造力，將既有或新開發的設計成果(包括 IP's 及 IP generators)，依命題委員所規劃的 IP 形式(詳見第四節說明)，參與本組比賽。

本年度由廠商「美商智霖公司(Xilinx)」及「美商 Altera 公司」就 Soft IP 比賽部分，出資贊助設備以獎勵得獎的實驗室，以鼓勵持續性之研發；另外亦有獎金鼓勵有實體驗證之 Soft IP 作品。

3. 比賽時程：

分為初賽及決賽兩階段，其詳細時程如下：

公佈規則：	民國 92 年 2 月 22 日
報名截止：	民國 92 年 3 月 22 日(郵戳為憑)
繳交作品及初賽報告：	民國 92 年 5 月 16 日(星期五)
公佈晉級決賽隊伍：	民國 92 年 6 月 6 日(星期五)
決賽(現場報告及展示)：	民國 92 年 6 月 20 日(星期五)
頒獎：	民國 92 年 7 月 15 日

4. 作品規格(Deliverables)：請上網查詢下列文件：

A. Soft IP：

http://cc.ee.ntu.edu.tw/~ip/news/IP_contest_2002/SoftIP_deliverables.htm

or http://cc.ee.ntu.edu.tw/~ip/news/IP_contest_2002/SoftIP_deliverables.doc

B. Hard IP：

http://cc.ee.ntu.edu.tw/~ip/news/IP_contest_2002/HardIP_deliverables.htm

or http://cc.ee.ntu.edu.tw/~ip/news/IP_contest_2002/HardIP_deliverables.doc

C. Soft IP 之 FPGA 驗證：

http://cc.ee.ntu.edu.tw/~ip/news/IP_contest_2002/FPGA_deliverables.htm

or http://cc.ee.ntu.edu.tw/~ip/news/IP_contest_2002/FPGA_deliverables.doc

5. 評審方式：

由工業界及學術界之專家學者所共同組成的評審小組依作品之功能性、完整性、應用性、及可重複使用性決定之。詳細評審原則請參照承辦單位網站：

http://cc.ee.ntu.edu.tw/~ip/news/IP_contest_2002/contest_rules.htm

6. 報名資格及報名方式：

- A. 大學院校學生對積體電路設計有興趣者，得由指導老師一至二位、學生一至四名組隊報名參賽。(本比賽不區分大學部與研究所；大學部與研究所學生可混合組隊)
- B. 每位指導老師可推薦隊伍數不限，但每位學生最多僅能報名參加一隊，且每隊限以一件作品參賽。
- C. 參賽學生於創作期間(從公告至複審結束)必須為全時間在學學生，不得在公司、研究單位、學校或相關單位任職或兼職，並需簽立全職切結書。
- D. 同一作品或類似作品(由評審委員認定)若在本競賽期間已報名參加其他相關競賽或已在其他競賽獲獎，不得以此作品報名參加本競

賽，並需簽立聲明書（請由主辦單位網站上下載
 —http://cc.ee.ntu.edu.tw/~ip/news/IP_contest_2002/registration.doc），
 違者將取消其參賽資格。

- E. 報名截止後，禁止更改題目以及參賽人員等報名資料。
- F. 參賽隊伍應於 92 年 3 月 22 日前填妥報名表(請自承辦單位網站下載
 —http://cc.ee.ntu.edu.tw/~ip/news/IP_contest_2002/registration.doc)，掛
 號寄至承辦單位：

106 台北市羅斯福路四段一號
 國立台灣大學電機工程學系
 劉深淵 教授 收

7. 獎勵方式：

- A. 各組各類擇優錄取隊伍,給與以下之獎勵:

Soft IP 類		Hard IP 類	
定題組	不定題組	定題組	不定題組
特優一隊:每隊獎金五萬	特優一隊:每隊獎金五萬	特優一隊:每隊獎金五萬	特優一隊:每隊獎金五萬
優等二隊:每隊獎金三萬	優等二隊:每隊獎金三萬	優等二隊:每隊獎金三萬	優等二隊:每隊獎金三萬
佳作三隊:每隊獎金二萬	佳作三隊:每隊獎金二萬	佳作三隊:每隊獎金二萬	佳作三隊:每隊獎金二萬
合計獎金新台幣：680,000			

- B. 錄取之隊數將視實際比賽成績狀況調整，必要時可從缺，獎金則視實際情況調整，以不超過獎金總額為限。
- C. 以上得獎各隊可獲獎金及獎牌：指導老師及學生各獲獎牌一面；發給之獎金應依規定扣繳所得稅。
- D. Soft IP 得獎之作品中凡以 FPGA(不限廠牌)作為實體之驗證(Physical Proof)者，除了教育部提供之競賽獎金外，並由 FPGA 業者美商智霖

公司另行提供適當獎額之設備給指導教授之實驗室，以茲獎勵並鼓勵持續研究之風氣。

8. 注意事項：

- A. 參賽/獲獎作品若經人檢舉或告發為他人代勞或違反本競賽相關規定，且有具體事實者，則追回原發給之獎金、獎牌。
- B. 參賽/獲獎作品若經人檢舉或告發，涉及著作權、專利權等之侵害，由法院判決屬實者，除追回原發給之獎金、獎牌，由原推薦學校依規定予以處分外，並自負法律責任。
- C. 初賽及複賽階段繳交所有文件將不退回，請參賽隊伍自行備份。
- D. 得獎作品之專利權、著作權等智慧財產權均歸屬得獎隊伍所有，但教育部及國科會得要求得獎隊伍以得獎作品無條件參加由教育部或國科會所主辦的學術及推廣教育活動。
- E. 參加比賽之作品，若曾獲國科會計畫補助，則應于報名資料中註明。

附錄一：籌備會議紀錄

時間：12月3日 14:00~16:00pm.

怡婷、高如瑩、陳文峰、陳建良、陳超群、黃俊達、謝漢卿

地點：國科會晶片中心大會議室

主席：劉深淵

記錄：陳超群

出席：王建鎮、王進賢、李泰成、邱進峰、周

一、主席報告

- (一) 九十學年度比賽資訊及檢討會議結論報告。
- (二) 九十一年度競賽要點草案說明。

二、九十一年度競賽要點討論

(一) 比賽類別

決議：

1. 本屆比賽仍分為 Soft IP 及 Hard IP 兩類，但各分定題組及不定題組二類。
2. Soft IP 及 Hard IP 不定題組部份，同草案。
3. Soft IP 及 Hard IP 定題組籌備：
 - 定題方向應考量 CIC 及學界未來規劃、業界需求及學校資源，如 arm bus。
 - 評審委員的組成落實資深評審制度，宜由業界先進及資深教授擔任。
4. 本屆 Soft IP 由 Xilinx 提供驗證環境。而賽後由 Xilinx 及 Altera 配合贊助設備以獎勵得獎的實驗室。
5. 本屆 FPGA 組競賽，由 Xilinx 繼續支持。

(二) 比賽時程：

決議：

- Soft IP 及 Hard IP 不定題同草案，但決賽時間（6月20日）需考量學生考試/畢業論文時間。
- Soft IP 及 Hard IP 定題組部份，應檢討比賽時程，考慮提前公佈題目。

(三) 報名資格：

決議：同草案。但需注意作品是否同時參加定題組及不定題組。

(四) 作品規格：

決議：

- Soft IP 及 Hard IP 不定題組部份同草案。
- Soft IP 及 Hard IP 定題組部份由業界提供明確的規格及 check point。

(五) 評分方式：

決議：

- Soft IP 及 Hard IP 不定題組部份同草案。
- Soft IP 及 Hard IP 定題組部份命題，評分方式及表格於評審暨定題會議中另行討論。

(六) 其他事項：

決議：

1. 在賽後將加入評審講評，宜由工業界及資深教授擔任之。
2. 比賽獎金部分授權主辦單位與教育部及國科會三方面決議。

附錄二：命題會議紀錄

時間：12月20日 14:00~16:00pm.

德傳、陳超群、黃俊達、謝漢卿

地點：國科會晶片中心大會議室

主席：劉深淵

記錄：陳超群

出席：王建鎮、王建國、任建威、李朝政、吳

一、主席報告

- (一) 九十學年度比賽及評審資訊報告。
- (二) 九十一年度評審暨定題方式草案說明。

二、九十一年度競賽評審方式暨定題題目討論

(一) 評審方式

決議：

6. 本屆比賽不定題組的 Soft IP 及 Hard IP 兩組，評審方式循往例。
7. Soft IP 及 Hard IP 定題組部份，需建立明確作品規範。
8. 建立資深評審制度並以定題委員為當然評審。
9. 建立參賽作品繳交文件表格。
10. 評審表格以往年為藍本，由定題委員視需要而自行調整。
11. 評分比例同草案。

(二) 定題方式：

決議：

1. Soft IP 及 Hard IP 定題組籌備：
 - Hard IP：由 李協理朝政、吳處長德傳及 王經理建國擔任定題委員。
 - Soft IP：由 謝特助漢卿及 黃經理俊達擔任定題委員。
2. 定題題目有 short-term 題目以利今年比賽及 long-term 題目以利今年公佈，明年比賽。

(三) 題目公佈時間：

決議：同草案。但可依定題組題目決議時間視需要往前調整。

(四) 作品規格：

決議：

- Soft IP 及 Hard IP 不定題組部份同草案。
- Soft IP 及 Hard IP 定題組部份由定題委員提供明確的規格及 check point。

(六) 其他事項：

決議：

3. 在賽後將加入評審講評，講評部分表格不增加。
4. CIC 提供評審委員參賽作品的繳交文件明細，以利評比。

附錄三：複賽審查結果

「九十一學年度大專院校矽智產設計競賽」Hard IP 不定題組

決賽會議紀錄

時間：民國 92 年 6 月 20 日 13:20~

出席：呂良鴻、陳巍仁、黃柏鈞、陳信樹

14:50 PM.

地點：CIC

列席：劉深淵

主席：呂良鴻

記錄：陳威盛

組別	名次	題目	學校	系所	學生	指導教授
Hard IP 不定題組	特優	A Low Power Half-Delay-Line Direct-Skew-Compensation Circuit	中正大學	電機所	王義明	王進賢
	優等	適用於各式高速通訊系統之可規劃里德所羅得門矽智產設計	台灣大學	電子所	許槐益 王信中	吳安宇
	佳作	ICAM-based Median Filter	交通大學	電控系	林盟淳 張騰轟	董蘭榮
	佳作	一個使用 SHA-1 和 MD5 的 HMAC 核心	清華大學	電機所	王茂銀	吳誠文
	佳作	可規劃類比元件陣列	崑山科技大學	電子系	林貴城 胡哲鄰 曾宏明 林世明	陳朝烈

「九十一學年度大專院校矽智產設計競賽」Hard IP 定題組

決賽會議紀錄

時間：民國 92 年 6 月 20 日 10：30～ 12：00 AM. 建國
 主席：吳德傳
 地點：CIC 列席：劉深淵
 出席：吳德傳、李朝政、邱進鋒、王 記錄：張銘諭

組別	名次	題目	學校	系所	學生	指導教授
Hard IP 定題組	優等	3.3v Voltage Buffer Design	台灣大學	電子所	黃智全	陳少傑
					沈洪浩	
					王怡傑	
	佳作	3.3v Voltage Buffer Design	大同大學	電研所	張嘉智	黃淑娟
					劉偉民	
	佳作	Differential Voltage Reference Design	中興大學	電機所	宋鴻仁	楊清淵
江奎儒						
李承興						



「九十一學年度大專院校矽智產設計競賽」Soft IP 不定題組

決賽會議紀錄

時間：民國 92 年 6 月 20 日 2:20 ~3:50 PM.

地點：CIC

出席：陳文峰、桂念慈、黃錫瑜、王 建鎮、唐經洲
主席：王建鎮
列席：劉深淵
記錄：趙冠華

組別	名次	題目	學校	系所	學生	指導教授
Soft IP 不定題組	特優	Star MPEG-4 Shape Encoder	交通大學	電子所	許惠錚	任建 葳
					李坤儉	
					張彥中	
					秦浩雲	
	優等	用於基頻處理之精簡數位訊號處理器核心	交通大學	電子所	張育銘	任建 葳
					林泰吉	
					林宏暉	
					趙志敏	
	優等	Reusable and Parameterized Real-Time Address Trace Compressor for Microprocessors	中山大學	資工所	黃世明	黃英 哲
					陳柏舟	
					林廣保	
	佳作	AES coprocessor for ARM microprocessor	中山大學	資工所	朱其偉	黃英 哲
宋裕文						
葉則承						
佳作	A Video-Oriented Network Interface Controller	中山大學	資工所	陳銘志	蕭勝 夫	
				涂佳杏		
				楊政憲		
佳作	第三代行動通訊雙模式維特比/渦輪碼解碼器矽智產設計	台灣大學	電子所	黃愷	吳安 宇	
				沈佩玲		
				李芳明		
佳作	效能導向可變長度之 DFT/IDFT 智財設計	中正大學	資工所	林建璋	郭峻 因	
				簡志達		
				黃麟傑		

「九十一學年度大專院校矽智產設計競賽」Soft IP 定題組

決賽會議紀錄

時間：民國 92 年 6 月 20 日 11:20~12:50 PM. 倫達
 主席：黃俊達
 地點：CIC 列席：劉深淵
 出席：黃俊達、謝漢卿、蔡維昌、范 記錄：郭俊儀

組別	名次	題目	學校	系所	學生	指導教授
Soft IP 定題組	特優	Vectored Interrupt Controller for AMBA	交通大學	電控系	鄭顯文	董蘭榮
					王健釗	
					黃育彰	
					陳旻弘	
	優等	Vectored Interrupt Controller	中山大學	資工所	黃文凱	黃英哲
					陳俊璋	
					林易廷	
	佳作	Real Time Clock	清華大學	資工所	謝天威	林永隆
					詹凱元	
					張智淳	
	佳作	Vectored Interrupt Controller	成功大學	電機系	許照賢	陳中和
					余承燁	
陳漢威						
熊恂緯						

「九十一學年度大專院校矽智產設計競賽」FPGA 驗證組

決賽會議紀錄

時間：民國 92 年 6 月 20 日 14：00～ 宗漢
 15：30PM 主席：黃俊銘
 地點：CIC 列席：劉深淵
 出席：江允貴、黃俊銘、黃俊郎、蔡 紀錄：李勝洲

組別	名次	題目	學校	系所	學生	指導教授
FPGA 組	優等	Reusable and Parameterized Real-Time Address Trace Compressor for Microprocessors	中山大學	資工所	黃世明 陳柏舟 林廣保	黃英 哲
	佳作	System Design and Chip Implementation for JPEG2000 of Discrete Wavelet Transform	南台科技大 學	電子系	黃文達 張宜恆 王泰來	陳培 殷
	佳作	The Chip Design of a Parallel Fuzzy Inference Engine	南台科技大 學	電子系	王明和 吳榮志 許雲淳	陳培 殷
	佳作	VLSI Processor of Genetic Algorithm	南台科技大 學	電子系	柯致宇 陳文鉅 王永銘 藍明偉	陳培 殷

附錄四：檢討會議紀錄

時間：7月14日 11:00~12:30pm

地點：台灣大學第二活動中心會議室

主席：劉深淵

出席：王建鎮、任建威、呂良鴻、吳安宇、吳

德傳、唐經洲、陳良基、陳超群、
黃俊達、藍曼琪

記錄：陳超群

三、主席報告

- (一) 九十一學年度比賽資訊。
- (二) 九十一學年度競賽檢討事項說明。

四、九十一年度競賽檢討與討論

(一) 作品上傳問題：

決議：

12. 提早公佈上傳作品帳號及密碼。
13. 要求參賽隊伍提早測試帳號。
14. 詳細說明帳號權限，避免參賽者誤會。

(二) 評分問題：

決議：

1. 附上往年得獎作品成績，供評審委員參考。

(三) 參賽作品公開及利用：

決議：建議由參賽者和 CIC 簽訂無償契約，以因應將來有應用公開需求。

(四) 參賽作品重複參賽：

決議：

- 若參賽者題目和歷屆得獎作品雷同(同一指導教授)，請參賽者列表和往年不同處。
- 若為同一作品重複參賽，則取消參賽者參賽資格。

(五) 定題組報名人數偏低：

決議：

- 提前一年公佈競賽題目(今年已實施)。
- 今年首次舉行，數據未能充分反映實際狀況。明年再依定題組狀況，加以討論實施定題組可行性。
- 事先發 E-mail 與相關領域教授及學生，鼓勵參賽。
- Soft IP 定題組題目應符合工業界及學術界興趣之需求。

(六) 其他事項：

決議：

5. 事先準備參賽者作品資料及投影片給評審委員。
6. 取消 FPGA 組，改由各組額外有 FPGA 驗證獎項。
7. 題供晉級複賽者，評審委員初審意見。

附錄五：定題組題目

本年度之競賽，共分 Soft IP、Hard IP 二類。每類又再分為定題及不定題二組。其主要目的在鼓勵各校園團隊將已完成或正在開發的積體電路加以改進，以符合 IP 形式，達到重複使用並利於推廣技術成果。而定題組部分，今年公佈題目尚含明年競賽之題目，以利參賽者有充分時間參與。


1. 九十一學年度定題組

A. Hard IP 題目一

Differential Voltage Reference Design :

Specification :

- Generate $(V_{refp}-V_{refn})=(4*V_{bg})/5, 1*V_{bg},(6*V_{bg})/5, (7*V_{bg})/5$
,where common mode $(V_{refp}+V_{refn})/2=1.5V$ and $V_{bg}=1.25V$
- Power Supply voltage $V_{DD} = 3V$,TSMC $0.35\mu m$ Process
- $(4*V_{bg})/5, 1*V_{bg},(6*V_{bg})/5$ and $(7*V_{bg})/5$ is adjusted by B0/B1. The settling time(Differential Output voltage settle to 0.1%)after B0/B1 toggle must be less than 1 us. The maximum load of V_{refp} , V_{refn} is 3pf.
- Design the current consumption and area as small as possible.
- Design must consider Stability and process/supply/temperature independence.
- Try to Model this IP in every respect.




B. Hard IP 題目二

2.5V Voltage Buffer Design :

Specification :

- Power supply voltage VDD — 3.3V
- Differential Input signal — 10 MHz Sin Wave
2 V_{P-P} (max) Input Voltage Swing
- Differential Output Signal (200 Ω 10P Loading) — 3 V_{PP} (max)
—THD < 0.1%
- Common mode Voltage V_{cm} = 1.65V
- I_{sb} < 10 mA
I_{sb} — Voltage Buffer Standby Current when V_{ip} & V_{in} are High impedance
- TSMC 0.35 μm Process



C. Soft IP 題目一

Vectored Interrupt Controller (PL190)

D. Soft IP 題目二

Real Time Clock (PL031)


2. 九十二學年度定題組

A. Hard IP 題目一

Multiple Frequency PLL Design :

Specification :


- Fin Input Reference Frequency — 25MHZ



- Fout1~ Fout9 output Clock Frequency are generated at the same time.


$$125(128/(128 \pm N))\text{MHZ} \quad N=0,1,2,3,4$$

- Root mean square jitter of these output clocks must be smaller than 1.0ns.
- The chip area must be designed as small as possible.
- output clock driving current I_{OH}/I_{OL} — 15mA.
- output clock voltage swing



$$125(128/(128+N))\text{MHZ} \quad N=0,1,2,3,4$$

- Operation voltage $V_{DD} = 3.3V$
- Total power Pins ≤ 8 , Total Pins ≤ 18
- $0.35 \mu\text{m}$ 3.3V CMOS process




B. Hard IP 題目二

14 Bits low speed Measurement A/D Converter Design :

Specification :

- TSMC 0.35 μ m 3.3V process
- Resolution — 14 bits
- Operation voltage V_{DDH} — 3.3V \pm 10% — for digital circuit
- Maximum Input Signal — 2V_{P-P} Differential mode
- Sample rate — 100 Samples/sec
- INL/DNL — 0.006% FS
- Missing code — None missing code
- On Chip Voltage Reference
- Operation Temperature — -40oC ~ 85oC
- 4 analog Input channels
- The chip area / power consumption / power supply rejection must be concerned

- Input clock frequency is determined by your system architecture but must be smaller than 10 MHz



C. Soft IP 題目一

DMA Controller (PL080)

D. Soft IP 題目二

Static Memory Controller (PL092)

註：

In order to enforce the IP reuse concept and let students understand what the differences are between a design and an IP, the complexity of the subjects for "Fixed-Topic/Soft IP" is relatively not that difficult. We hope students to spend more efforts on polish their work to be a truly reusable IP. So we set a clear measurable IP reusability standard for this IP contest and encourage students to follow while authoring their IP. Moreover, to enrich the ARM/AMBA-based platform design environment promoted by CIC and SoC-related academic research groups in Taiwan, the subjects for the "Fixed-Topic/Soft IP" category in SIP Contest 2003 and 2004 will be AMBA-compliant peripherals IPs.

The detailed functional specification can be found at ARM's official website, www.arm.com.

Special Note :

Your IP design is not constrained to restrictedly follow the reference specification. Any innovative enhancement or refinement is encouraged. For DMA controller IP, for example, make your design be with

1. - dual-master (PL080) or single-master(PL081) configuration,
2. - little-endian, big-endian, or programmable endian support,
3. - configurable buffer length,
4. - configurable arbitration schemes.

附表一：參賽隊伍名單

1. 九十一學年度 Hard IP 定題組

編號	學校科系	指導老師	參加學生
910101	大同大學電研所	黃淑娟	張嘉智 劉偉民
910102	國防大學中正理工學院物 應系	高進興 陳東昇	簡華慶 陳淑娟
910103	國立中興大學電機系	楊清淵	宋鴻仁 江奎儒 李承興
910104	國立成功大學電機所	楊昆忠	沈聖智 黃志豪 張凌恆
910105	國立臺灣大學電子所	陳少傑	沈洪浩 黃智全 王怡傑

2. 九十一學年度 Soft IP 定題組

編號	學校科系	指導老師	參加學生
910201	長庚大學電機系	朱家齊 張孟洲	賴銘宏 林宗信 黃培恭 汪 威
910202	國立中山大學資訊工程系	黃英哲	黃文凱 陳俊璋 林易廷
910203	國立交通大學電控系	董蘭榮	鄭顯文 王建釗 黃育彰 陳昱弘
910204	國立交通大學電機研究所	蔡宗漢	林崇元 林承鴻
910205	國立成功大學電機系	陳中和	許照賢 余承燁 陳漢威 熊恂緯
910206	國立清華大學資訊工程所	林永隆	顏文琪 范直實 郭安詔
910207	國立清華大學資訊工程所	林永隆	唐凱元 張智淳 謝天威
910208	崑山科技大學電子工程系	陳朝烈	楊坤諤 王聖雄 黃志強 莊啟杰
910209	崑山科技大學電子工程系	陳朝烈	李健嘉 楊欣龍 廖家宏 陳志清

3. 九十一學年度 Hard IP 不定題組

編號	學校科系	指導老師	參加學生
910301	長庚大學半導體所	周煌程	魏一勤 陳博璋 張峻樺 陳又昱
910302	國立中山大學電機所	王朝欽	李宗哲 蕭又滋
910303	國立中山大學電機系	王朝欽	黃建銘 趙汝法
910304	國立中山大學電機所	王朝欽	增亦龍 鄭宏正 蕭俊揚
910305	國立中山大學電機系	王朝欽	薛雅馨 洪森富
910306	國立中正大學電機工程所	王進賢	王義明
910307	國立交通大學電機與工程 研究所	董蘭榮	林盟淳 張騰森
910308	國立清華大學電機所	吳誠文	王茂銀
910309	國立臺灣大學電子所	吳安宇	許槐益 王信中
910310	國立臺灣大學電子所	李泰成	許槐益 王信中
910311	崑山科技大學電子工程系	陳朝烈	林貴城 胡哲鄰 曾宏明 林世明

4. 九十一學年度 Soft IP 不定題組

編號	學校科系	指導老師	參加學生
910401	大葉大學資訊工程學系	葉經華 王歐平	謝明軒 葉重廷 許光仁
910402	大葉大學資訊工程學系	鄭經華 林浩仁	楊智文 黃峰銘 李信龍
910403	高雄第一科技大學	夏世昌	陳郁雯
910404	南台科技大學電子所	林瑞源	林光浩 陳志雄 高郁涵
910405	南台科技大學電子系	陳培殷	黃家寬 蕭裕益 王亦竣 吳坤龍
910406	南台科技大學電子系	陳培殷	張宜恆 黃文達 王泰來
910407	南台科技大學電子系	陳培殷	柯致宇 陳文鉅 王永銘 藍明偉
910408	南台科技大學電子系	陳培殷	王明和 吳榮志 許雲萍
910409	國立中山大學資訊工程研 究所	黃英哲	黃世明 陳柏舟 林廣保
910410	國立中山大學資訊工程研 究所	黃英哲	朱其偉 宋裕文 葉則承
910411	國立中山大學資訊工程研 究所	張雲南	李明琛 張嘉珏

910412	國立中山大學資訊工程學系	張雲南	周曉方
910413	國立中山大學資訊工程研究所	張雲南	柯孟昌 吳松翰
910414	國立中山大學資訊工程學系	張雲南	何宗哲 徐士雅
910415	國立中山大學資訊工程學系	蕭勝夫	陳銘志 涂佳杏 楊政憲
910416	國立中山大學資訊工程研究所	蕭勝夫	蔡明諭 李婉萍
910417	國立中山大學電機所	王朝欽	陳天豪 李博明
910418	國立中山大學電機所	王朝欽	林文吉 李志琛
910419	國立中山大學電機所	王朝欽	陳俊智 陳全賢
910420	國立中正大學資工所	郭峻因	朱瑞欽 陳嘉偉 張泰倫
910421	國立中正大學資工所	郭峻因	林建璋 簡志達 黃麟傑
910422	國立中正大學資工所	郭峻因	葉力廷 張修誠 林勝尉 蔡穎銘
910423	國立中正大學電機所	葉經緯	林勁宏 李文豐
910424	國立中正大學電機所	葉經緯	鄭凱文

			連弘倫
910425	國立中正大學電機系	李順裕	邱文智
910426	國立中正大學電機所	王進賢	黃主文 李欣蓉
910427	國立中正大學電機所	王進賢	陳志豪
910428	國立中央大學電機所	蔡宗漢	陳嘉彬
910429	國立中央大學電機所	蔡宗漢	陳致丞
910430	國立中央大學電機所	蔡宗漢	劉俊男 王怡雯
910431	國立中央大學電機所	蔡宗漢	蔡連宗 潘宇男
910432	國立中興大學電機系	賴永康	陳聯霏 周志忠
910433	國立交通大學電子所	任建葳	林泰吉 張育銘 林宏暉 趙志敏
910434	國立交通大學電子所	任建葳	李坤儀 張彥中 秦浩雲 許惠錚
910435	國立清華大學電機所	吳誠文	王振興 林三揚 洪嘉隆
910436	國立清華大學資訊工程學 系	張世杰	陳錫錦 林政宏

			謝政道
910437	國立高雄應用科技大學電子工程系	蔣元隆	陳良弼 周奕廷 蘇信嘉 林逸斌
910438	國立高雄應用科技大學電子工程系	蔣元隆	黃嘉彬 葉銘裕 徐裕翔
910439	國立臺灣大學電子所	陳良基	方弘吉 張育璋 黃朝宗
910440	國立臺灣大學電子所	陳良基	林修身 曾博志
910441	國立臺灣大學電子所	陳良基	陳東杰 張毓麟 張靖瑩 蔡承翰
910442	國立臺灣大學電子所	吳安宇	黃惟 沈佩玲 李芳明
910443	國立臺灣大學電子所	吳安宇	林志修 溫青樺 柯鴻洋 吳宗翰
910444	國立雲林科技大學電資所	謝明得 許明華	鍾勝民
910445	國立臺灣科技大學電機系	白宏達	黃文隆 劉峻宏 謝詠昇
910446	國立雲林科技大學電資所	許明華	許仁洲 蔡私付 鍾博鈞 蔡文凱
910447	崑山科技大學電子系	陳朝烈	戴佑勳
910448	崑山科技大學電子系		張耀中 鄭仲佑 陳家弘

			吳金岱
910449	聯合技術學院電子系	陳漢臣 郭峻因	陳建訓 黃信翰 陳嘉宏 林金柱

5. FPGA 驗證評比

編號	學校科系	指導老師	參加學生
910104	大同大學電研所	黃淑娟	張嘉智 劉偉民
910305	崑山科技大學電子工程系	陳朝烈	李健嘉 楊欣龍 廖家宏 陳志清
910308	國立中山大學資工系	黃英哲	黃文凱 陳俊璋 林易廷
910401	國立雲林科技大學電資所	謝明得 許明華	鍾勝民
910405	國立高雄應用科技大學電子工程系	蔣元隆	陳良弼 周奕廷 蘇信嘉 林逸斌
910406	國立高雄應用科技大學電子工程系	蔣元隆	黃嘉彬 葉銘裕 徐裕翔
910408	清華大學電機所	吳誠文	王振興 林三揚 洪嘉隆
910411	高雄第一科技大學	夏世昌	陳郁雯
910412	崑山科技大學電子系	陳朝烈	戴佑勳
910413	國立中正大學電機系	李順裕	邱文智
910414	南台科技大學電子所	林瑞源	林光浩 陳志雄 高郁涵

910415	交通大學電子所	任建葳	林泰吉 張育銘 林宏暉 趙志敏
910416	交通大學電子所	任建葳	李坤儀 張彥中 秦浩雲 許惠錚
910418	國立雲林科技大學電資所	許明華	許仁洲 蔡私付 鍾博鈞 蔡文凱
910419	國立清華大學資訊工程學系	張世杰	陳錫錦 林政宏 謝政道
910420	國立中山大學資訊工程研究所	黃英哲	黃世明 陳柏舟 林廣保
910421	國立中山大學資訊工程研究所	黃英哲	朱其偉 宋裕文 葉則承
910425	國立台灣大學電子所	陳良基	方弘吉 張育璋 黃朝宗
910426	台南科技大學電子系	陳培殷	王明和 吳榮志 許雲淳
910427	國立台灣大學電子所	陳良基	林修身 曾博志
910428	南台科技大學電子工程系	陳培殷	黃家寬 蕭裕益 王亦竣 吳坤龍
910429	南台科技大學電子工程系	陳培殷	張宜恆 黃文達 王泰來
910430	大葉大學資訊工程學系	鄭經華 林浩仁	楊智文 黃峰銘 李信龍
910431	南台科技大學電子工程系	陳培殷	柯致宇

			陳文鉅 王永銘 藍明偉
910438	崑山科技大學電子工程系		張耀中 鄭仲佑 陳家弘 吳金岱
910442	聯合技術學院電子系	陳漢臣 郭峻因	陳建訓 黃信諭 陳嘉宏 林金柱
910444	大葉大學資訊工程學系	葉經華 王歐平	謝明軒 葉重廷 許光仁
910448	台灣大學電子所	吳安宇	林志修 溫青樺 柯鴻洋 吳宗翰

附表二：得獎隊伍名單

組別	名次	題目	學校	系所	隊員姓名	指導老師
Hard IP 定題組	優等	3.3v Voltage Buffer Design	台灣大學	電子所	黃智全	陳少傑
					沈洪浩	
					王怡傑	
	佳作	3.3v Voltage Buffer Design	大同大學	電研所	張嘉智	黃淑絹
					劉偉民	
	佳作	Differential Voltage Reference Design	中興大學	電機所	宋鴻仁	楊清淵
江奎儒						
李承興						
Hard IP 不定題組	特優	A Low Power Half-Delay-Line Direct-Skew-Compensation Circuit	中正大學	電機所	王義明	王進賢
	優等	適用於各式高速通訊系統之可規劃里德所羅得門矽智產設計	台灣大學	電子所	許槐益	吳安宇
					王信中	
	佳作	ICAM-based Median Filter	交通大學	電控系	林盟淳	董蘭榮
					張騰轟	
	佳作	一個使用 SHA-1 和 MD5 的 HMAC 核心	清華大學	電機所	王茂銀	吳誠文
佳作	可規劃類比元件陣列	崑山科技大學	電子系	林貴城	陳朝烈	
				胡哲邨		
				曾宏明		
				林世明		
Soft IP 定題組	特優	Vectored Interrupt Controller for AMBA	交通大學	電控系	鄭顯文	董蘭榮
					王健釗	
					黃育彰	
					陳旻弘	
	優等	Vectored Interrupt Controller	中山大學	資工所	黃文凱	黃英哲
					陳俊璋	
					林易廷	
	佳作	Real Time Clock	清華大學	資工所	謝天威	林永隆
					詹凱元	
張智淳						

	佳作	Vectored Interrupt Controller	成功大學	電機系	許照賢 余承燁 陳漢威 熊恂緯	陳中和
Soft IP 不定 題組	特優	Star MPEG-4 Shape Encoder	交通大學	電子所	許惠錚	任建葳
					李坤儀	
					張彥中	
					秦浩雲	
	優等	用於基頻處理之精簡數位 訊號處理器核心	交通大學	電子所	張育銘	任建葳
					林泰吉	
					林宏暉	
					趙志敏	
	優等	Reusable and Parameterized Real-Time Address Trace Compressor for Microprocessors	中山大學	資工所	黃世明	黃英哲
					陳柏舟	
林廣保						
佳作	AES coprocessor for ARM microprocessor	中山大學	資工所	朱其偉	黃英哲	
				宋裕文		
				葉則承		
佳作	A Video-Oriented Network Interface Controller	中山大學	資工所	陳銘志	蕭勝夫	
				涂佳杏		
				楊政憲		
佳作	第三代行動通訊雙模式維 特比/渦輪碼解碼器矽智產 設計	台灣大學	電子所	黃愷	吳安宇	
				沈佩玲		
				李芳明		
佳作	效能導向可變長度之 DFT/IDFT 智財設計	中正大學	資工所	林建璋	郭峻因	
				簡志達		
				黃麟傑		
FPGA 組	優等	Reusable and Parameterized Real-Time Address Trace Compressor for Microprocessors	中山大學	資工所	黃世明	黃英哲
					陳柏舟	
					林廣保	
佳作	System Design and Chip Implementation for JPEG2000 of Discrete Wavelet Transform	南台科技 大學	電子系	黃文達	陳培殷	
				張宜恆		
				王泰來		
佳作	The Chip Design of a	南台科技	電子系	王明和	陳培殷	

		Parallel Fuzzy Inference Engine	大學		吳榮志	
					許雲淳	
	佳作	VLSI Processor of Genetic Algorithm	南台科技大學	電子系	柯致宇	陳培殷
					陳文鉅	
					王永銘	
					藍明偉	

附表三：獲入選證明書隊伍名單

1. 九十一學年度 Hard IP 定題組

學校科系	指導老師	參加學生
大同大學電研所	黃淑娟	張嘉智 劉偉民
國立中興大學電機系	楊清淵	宋鴻仁 江奎儒 李承興
國立臺灣大學電子所	陳少傑	沈洪浩 黃智全 王怡傑

2. 九十一學年度 Soft IP 定題組

學校科系	指導老師	參加學生
國立中山大學資訊工程系	黃英哲	黃文凱 陳俊璋 林易廷
國立交通大學電控系	董蘭榮	鄭顯文 王建釗 黃育彰 陳昱弘
國立成功大學電機系	陳中和	許照賢 余承燁 陳漢威 熊拘緯
國立清華大學資訊工程所	林永隆	詹凱元 張智淳 謝天威
長庚大學電機系	朱家齊 張孟洲	賴銘宏 林宗信 黃培恭 汪 威

3. 九十一學年度 Hard IP 不定題組

學校科系	指導老師	參加學生
國立中正大學電機工程所	王進賢	王義明
國立交通大學電機與工程研究所	董蘭榮	林盟淳 張騰森
國立清華大學電機所	吳誠文	王茂銀
國立臺灣大學電子所	吳安宇	許槐益 王信中
國立中山大學電機所	王朝欽	李宗哲 蕭又滋
國立中山大學電機系	王朝欽	黃建銘 趙汝法
國立中山大學電機系	王朝欽	薛雅馨 洪森富
崑山科技大學電子工程系	陳朝烈	林貴城
		胡哲鄰
		曹宏明
		林世明

4. 九十一學年度 Soft IP 不定題組

學校科系	指導老師	參加學生
國立中山大學資訊工程研究所	黃英哲	黃世明 陳柏舟 林廣保
國立中山大學資訊工程研究所	黃英哲	朱其偉 宋裕文 葉則承
國立中山大學資訊工程學系	蕭勝夫	陳銘志 涂佳杏 楊政憲
國立中正大學資工所	郭峻因	朱瑞欽 陳嘉偉 張泰倫
國立中正大學資工所	郭峻因	林建璋 簡志達 黃麟傑
國立中央大學電機所	蔡宗漢	蔡連宗 潘宇男
國立交通大學電子所	任建葳	林泰吉 張育銘 林宏暉 趙志敏
國立交通大學電子所	任建葳	李坤儀 張彥中 秦浩雲 許惠鏘
國立臺灣大學電子所	陳良基	方弘吉 張育璋 黃朝宗
國立臺灣大學電子所	陳良基	林修身 曾博志
國立臺灣大學電子所	吳安宇	黃愷 沈佩玲 李芳明

5. FPGA 驗證評比

學校科系	指導老師	參加學生
國立中山大學資訊工程系	黃英哲	黃文凱 陳俊璋 林易廷
南台科技大學電子所	林瑞源	林光浩 陳志雄 高郁涵
南台科技大學電子系	陳培殷	黃家寬 蕭裕益 王亦竣 吳坤龍
南台科技大學電子系	陳培殷	張宜恆 黃文達 王泰來
南台科技大學電子系	陳培殷	柯致宇 陳文鉅 王永銘 藍明偉
南台科技大學電子系	陳培殷	王明和 吳榮志 許雲淳
國立中山大學資訊工程研究所	黃英哲	黃世明 陳柏舟 林廣保
國立中山大學資訊工程研究所	黃英哲	朱其偉 宋裕文 葉則承
國立交通大學電子所	任建葳	林泰吉 張育銘 林宏暉 趙志敏
淡江大學 電機工程學系	翁慶昌	林柏辰

教育部 VLSI 與系統設計教育改進計畫學術活動補助經費收支結算表

聯盟名稱：

聯盟中心學校：

召集人：

所屬年度：92會計年度

教育部核准日期文號：

活動名稱	活動日期	負責教師	活動實際支用額度					
大學校院矽智產設計競賽	92年1月1日至92年12月31日	劉深淵	257,461元					
	年 月 日至 年 月 日		元					
	年 月 日至 年 月 日		元					
	年 月 日至 年 月 日		元					
	年 月 日至 年 月 日		元					
實際執行經費								
補助單位	核定數	分攤比率%	經費項目	核撥數 (A)	實支數 (B)	餘絀數 (C=A-B)	憑證號碼	備註
教育部	900,000元	%	人事費	642,000元	460,600元	181,400元		本案為部分補助，餘絀數納入校務基金
機關 1	元	%	業務費	258,000元	181,939元	76,061元		
機關 2	元	%	旅運費	元	元	元		
報名費	元	%	雜支	元	元	元		
合計	元	100%	合計	900,000元	642,539元	257,461元		

校長：

主辦會計人員：

主辦單位：

填表：