行政院國家科學委員會專題研究計畫 期中進度報告

病理遙測系統與生醫感測晶片--子計畫二:病理遙測生醫 感測類比訊號處理器(2/3)

期中進度報告(完整版)

計	畫	類	別	:	整合型
計	畫	編	號	:	NSC 96-2220-E-002-014-
執	行	期	間	:	96年08月01日至97年07月31日
執	行	單	位	:	國立臺灣大學電子工程學研究所

計畫主持人:林宗賢

處理方式:本計畫可公開查詢

中華民國 97年05月29日

行政院國家科學委員會補助專題研究計畫 □ 成 果 報 告

病理遙測系統與生醫感測晶片

子計畫二

病理遙測生醫感測類比訊號處理器

Analog Signal Processor for Remote Control Medical

Sensor Applications

計畫類別	:	個	別型	計畫			整	合型	計畫					
計畫編號	•	NSC 9	6 —	2	2220	—	Е		002	—	014		-	
執行期間	:	95	年	8	月	1	日	至	98	年	7	月	31	H

計畫主持人:林宗賢 副教授 計畫參與人員:周健榮、楊承勳

成果報告類型(依經費核定清單規定繳交):□精簡報告 ■完整報告

本成果報告包括以下應繳交之附件:

□赴國外出差或研習心得報告一份

□赴大陸地區出差或研習心得報告一份

出席國際學術會議心得報告及發表之論文各一份

□國際合作研究計畫國外研究報告書一份

處理方式:除產學合作研究計畫、提升產業技術及人才培育研究計畫、 列管計畫及下列情形者外,得立即公開查詢 ■涉及專利或其他智慧財產權,□一年□二年後可公開查詢

執行單位:國立臺灣大學電子工程研究所

中華民國 97 年 5 月 31 日

可供推廣之研發成果資料表

■ 可申請專利	🗌 可技術移轉	日期: <u>97</u> 年 <u>05</u> 月 <u>30</u> 日
	計畫名稱:病理遙測生醫感測類比訊	號處理器
國科會補助計書	計畫主持人:林宗賢 副教授	
	計畫編號:NSC 96 - 2220 - E	- 002 $-$ 014
	學門領域:微電子學門	
技術/創作名稱	具有自我校正功能的 Voltage-to-Code	Converter
發明人/創作人	楊承勳/邱威豪/林宗賢	
11 (b- 24) nti	中文: 本計劃發展了一量測電橋訊號的電路 路、校正電路與惠斯登電橋驅動電源, 和 製 程 上 不 匹 配 問 題 , 並 準 確 Voltage-to-Code Converter,將前約 出。	各系統,透過前級讀出放大電產生器,將可有效降低誤差量 請出訊號大小;再透過 及所取得的訊號以數位方式傳
没 御 祝 明	英文: We propose an architecture which can s Wheatstone Bridge. The system is c Calibration Circuit, Driving Source Ge converter. This architecture calibrates incorporating the proposed Voltag Converter). The converted output d subsequent wireless transmission.	sense the output signal from the composed of a Pre-Amplifier, merator, and a Voltage-to-Code the offsets and mismatches by ge-to-Code Converter (V-C igital code is then ready for
可利用之產業 及	包含所有需要校正極小誤差用途的電 便傳輸的系統。	路,以及轉換電壓相關資訊以
可開發之產品		
技術特點	 不需要仰賴 ADC/DAC 提供精準自 上進行校正。 可放大微小訊號源,使精準度提高 透過迴路機制,降低誤差量和元件 	的校正訊號,即可在類比電路 高。 牛製程上的不匹配效應。
推廣及運用的價值	 提升需相互對稱電路其校正的可作 降低使用複雜的 ADC/DAC 設計員 	言度與精確度。 負擔。 洋鄉木會,一份洋 告留位
/小 1. 母 泉 竹 沒 风	小听云河 八一历 历退成个报日	之贼千日 闪之 只干江

研發成果推廣單位(如技術移轉中心)。

※ 2. 本項研發成果若尚未申請專利,請勿揭露可申請專利之主要內容。

※ 3. 本表若不敷使用,請自行影印使用。

中文摘要

隨著半導體技術的發展,使得小面積且高效能演算法的數位電路被廣泛使用。儘管數 位電路能夠實現許多複雜的演算,但卻無法直接處理自然界的訊號 (Natural Signal);因此, 在一般的感測應用上,仍必須依賴類比電路作為介面電路,然而類比電路勢必面對到例如 不匹配等許多非理想效應,都將影響通訊系統的各子電路,所以其電路設計成為當前重要 的研究議題。

在此子計劃的進度報告中,我們將對類比訊號處理器進行設計,而設計的目標則是將 處理器的元件加以研討,其中包括了前級放大電路與電壓時序轉換電路等元件,以便使訊 號處理器能夠操作在較低的雜訊下,同時有較佳的效能,目前已有完整設計的放大與雜訊 處理電路中,包含有 instrumentation amplifier、chopper circuit、DC offset cancellation feedback loop 與 Law pass filter。實際模擬是以 0.18 um 製程的設計做模擬,所設定的操作電壓為 1V;在電壓時序轉換電路中,透過對稱路徑並以迴授路徑方式的安排,可降低溫度漂移時 候對於成對的延遲元件影響。此子計劃進度報告當中,我們將列出前級放大器和電壓時序 轉換電路的模擬結果。

在此精簡報告當中,我們將列出 Pre-amplifier 和 Voltage-to-Code Converter 的模擬結果。

Abstract

Recently, with the development of semiconductor technology, small areas and high performance digital circuits are wildly used. Although digital circuits may implement many complicated algorithm, it is hard to deal with nature signal. Thus, we must depend on analog circuit as readout circuits in most sensor applications. However, analog circuits face with many non-idealities in the system, and these non-ideal effects will impact the overall system performance, so it is important to develop circuit techniques to address these effects.

In this project, we focus on the design of the analog signal processor (ASP) for sensor interface applications. The ASP mainly consists of a Pre-amplifier and a Voltage-to-Code converter. Both will be described in details in this report. The Pre-amplifier employs Gm*R Amplifier and DC Offset Chopping mechanism, while the Voltage-to-Code converter converts the input signal to output digital codes directly. Meanwhile, calibration mechanism is proposed to compensate for the process, voltage, and temperature (PVT) variations.

In the following sections, we will present detail information on <u>Pre-amplifier</u> and <u>Voltage-to-Code Converter</u>.

封面	頁								
可供推廣之研發成果資料表									
中文	中文摘要I								
英文	摘要			II					
目錄				III					
1.	前言與	目的		1					
	1.1	子計畫]概述	1					
	1.2	本篇報	8告結構	1					
2.	類比訊	1.號處理	2器設計與成果	. 2					
	2.1	設計概	£念缘由	. 2					
	2.2	前级放	大器子系統方塊設計	2					
		2.2.1	系統設計	. 2					
		2.2.2	Current Feedback IA	3					
		2.2.3	DC Offset Cancellation Feedback Loop	5					
		2.2.4	Nested Chopper Structure	6					
		2.2.5	Sallen-Key LPF	8					
		2.2.6	Simulation Results	8					
	2.3	Voltage	e-to-Code Converter 方塊設計	. 13					
		2.3.1	前吉	. 13					
		2.3.2	電路概念說明	13					
		2.3.3	詳細電路運作說明	14					
		2.3.4	延遲元件	. 15					
		2.3.5	模擬與量測結果	. 16					
		2.3.6	預期達成之目標與成果	18					
		2.3.7	下次下線設計	. 19					
	2.4	本計畫	1之目標與成果展示	20					
參考	文獻			_ 22					

1.1 子計劃概述



圖1.1 無線感測應用系統示意圖

在以上的架構中,系統電路對於自然訊號處理的精確度,端賴於類比電路模組的效能 與準確性,尤其在多數的應用中,感測器及其讀出電路所能轉換出之電訊號通常甚小,並 且可能包含著許多非理想效應所造成的錯誤訊號(如雜訊及 offset 等),因此,在本子計劃 當中,我們將著重於高準確度類比訊號處理器的研發工作,針對整合計劃中所使用的壓阻 感測器 (Piezo-resistive Sensor) 與其可能的非理想效應進行分析與研究解決方法,以得到精 確的檢測資訊。

在 Pre-Amplifier 的電路設計上,自動歸零(Auto-zeroing)以及削波(Chopper)是最被廣泛 使用的電路架構,在本子計畫中採用 chopper 架構,實作電路是用於極低頻的 Pre-Amplifier, 預計設計頻寬在 0~10Hz,其架構包括了電流回授儀表放大電路(Current feedback instrumentation amplifier)、直流偏壓消除路徑 (DC offset cancellation feedback loop)、Chopper 與低通濾波器(Low Pass Filter, LPF)。

ASP 之輸出信號將經由其他子計畫的電路進行無線傳輸傳送至遠端使用者,因此於類 比訊號處理模組後端一般需有其他電路作為通訊介面(如:ADC、DSP 等電路)。為降低整 個系統之複雜度,本計畫同時設計了一個電壓時序轉換電路,可使我們所設計之類比訊號 處理模組直接與射頻介面電路進行連接,也就是電壓時序轉換電路,以便能進行無線傳輸。

1.2 本篇報告結構

於本篇進度報告當中,我們將針對我們目前的研究進度與成果作一完整報告,目前我們的研究設計重心為<u>Pre-amplifier</u>內 chopper 與 auto-zeroing 的基本元件設計,以及 <u>Voltage-to-Code Converter</u>的機制與功能模擬。本篇報告的組織如下所示,首先我們將於第 二章則對於所設計電路架構的進行分析與介紹,第三章最後說明我們的研究成果與發表之 論文。

2 類比訊號處理器設計與成果

2.1 設計概念緣由

圖 2.1 為本子計畫"類比訊號處理器"(Analog Signal Processor)的架構;其包含了三個子 電路方塊,分別為 Pre-Amplifier、Calibration Circuit 以及 V-C Converter,此處將探討整體 架構以及其運作機制。

由於待測訊號是生理訊號,從惠斯登電橋所感測到的訊號都非常的小,因此在類比訊 號處理器的設計上第一級必須為放大器,但放大器本身所產生的 noise 以及 DC Offset,以 及電橋的 mismatch 所產生的 DC Offset,皆已遠遠大過於所感測到的訊號,因此設計 Pre-Amplifier 需要具備 low noise, low offset 兩大重要特性;惠斯登電橋的 mismatch 將會造 成 DC Offset 而傳送給 Pre-Amplifier,這可能會導致 Pre-Amplifier 的輸出會有失真的現象, 因此另外需設計一 calibration circuit 來控制惠斯登電橋上端的兩個電流源,藉由讀取到的 DC Offset 值,來產生負回授的抵消機制,使得電橋的輸出兩端,其 dc 電位皆相等,意即 兩端沒有 DC Offset。另外,由於外界共模雜訊的干擾,甚至有達到 10^{0} V 等級,而面對所 感測的訊號只有 10^{-6} V 等級,因此 Pre-Amplifier 的共模拒斥比(CMRR)的設計大約應達成 120-dB。

Pre-Amplifier 的設計目標將達成在盡可能低功耗的情況之下,達成高倍增益、低雜訊、低直流偏移、高共模拒斥比的規格。

於其他子計劃當中,輸出方面會採用射頻傳輸介面電路作為無線傳輸,因此本子計劃 的輸出可以採用數位方式傳輸給下一個子計畫進行接收,所以我們將額外設計一個電壓時 序轉換電路,以便允許此我們將所設計之類比訊號處理模組直接與射頻介面電路進行連接。

在電壓時序轉換電路中,由於採用電壓作為輸入訊號,又同時處理與時間相關資訊, 因此將會需要設計延遲元件,以便將電壓資訊轉換成和時間相關資訊;而且又考量到整體 類比電壓處理器可能受到製程、電壓、溫度變異等等的影響,所以需要有補償機制來克服 這些非理想效應,即使當前端送入的訊號中有未處理乾淨的 offset 時,透過補償機制的運 作,也能夠處理這部份的 offset,使得輸出結果更加趨近理想情況,也就是只含有待測資訊。



圖 2.1 類比訊號處理器架構示意圖

2.2前級放大器子系統方塊設計

2.2.1 系統設計

由於 Pre-Amplifier 消除雜訊以及直流偏移的機制是基於自動歸零以及削波架構,

但由於自動歸零機制屬於取樣機制(Sampling Process),因此會有 Sub-Sampling 的現象產 生,意即有雜訊堆疊(Noise Folding)之現象發生,會將雜訊往所使用的頻帶內堆疊[1],故本 子計劃不採用,而改採另一種架構,即削波(Chopper)機制。此機制屬於調變機制(Modulation Process),由於在進行調變的過程中,係使用開闢(Switch)對訊號頻做調變與解調,因此會 有突波雜訊(Spike Noise)現象產生,而此 Spike Noise 在一長時間之下,將可視為一殘餘偏 移(Residual Offset)。故如何消除 Spike Noise 乃為重要設計課題。在本子計畫中採用了巢式 削波 (Nested chopper)架構,對訊號做二次調變,在頻率上使訊號與雜訊做分離。圖 2.2 為 本系統架構圖,包括 Current feedback amplifier instrumentation amplifier (Current feedback IA)、DC offset cancellation feedback loop、Nested Chopper 與 Low Pass Filter (LPF)。以下將 就各電路部份作設計說明與模擬結果呈現。



圖 2.2 Nested Chopper Pre-Amplifier 之系統圖

2.2.2 Current Feedback IA

本子計劃之 instrumentation amplifier 架構,是用 Current feedback 之架構實現[2],概念 說明如圖 2.3(a)所示,藉由輸入與輸出電阻的比值來決定放大倍率,有別於傳統的儀表運算 放大器(Instrumentation Amplifier, IA),如圖 2.3(b),兩級的架構中,共採用三個運算放大 器組成回授架構的概念。如此簡化設計可減低電路消耗的功率,並提升放大器本身的 CMRR。簡單公式推導如下:

$$i_{Ri} = \frac{v_{in}}{R_i}; i_3 = i_1 - i_{Ri} ; i_4 = i_1 + i_{Ri}$$

$$g_m = \frac{(i_{12} - i_{11})}{v_{in}} = \frac{(i_3 - i_4)}{v_{in}} = \frac{2i_{Ri}}{v_{in}} = \frac{2}{R_i}$$

$$i_{Ro} = \frac{i_{12} - i_{11}}{2} = 2 \times i_{Ri}$$

$$A_v = \frac{v_{out}}{v_{in}} = \frac{(i_{12} - i_{11}) \times R_o}{2 \times v_{in}} = \frac{R_o}{R_i}$$

電路實現如圖 2.3(c) 所示。藉由轉導放大器(Gm3,4,Gm11,12) 將其流過輸入電阻 Ri的輸入電

流,鏡射至輸出級,使電流流過輸出電阻 R_o。此輸出電阻採用操作於非飽和線性區的 MOS 來提高阻抗,藉此調控與提升放大器的放大倍率。



圖 2.3 (a) Current feedback amplifier 之設計概念



圖 2.3 (b) 傳統 instrumentation amplifier 之設計概念



圖 2.3 (c) Current feedback amplifier 之電路實現

此外,降低電路本身的雜訊亦是設計中的重要考量。為了減低電路本身的 Flicker Noise 與 Thermal Noise,設計上應提升 *G_{m1,2}*與降低 R_i。簡單的雜訊分析結果如下:

$$\overline{V_{n,thermal}^{2}} = 4kT\Delta f[\frac{1}{3}(\frac{2}{g_{m1}} + R_{i})^{2} \times (g_{m5} + g_{m9}) \\ + \frac{4}{3g_{m1}} + \frac{g_{m13} + 2g_{m3}}{3} * R_{i}^{2} + R_{i} + \frac{R_{i}^{2}}{R_{out}}];$$

$$\overline{V_{n,flick}^{2}} = \frac{1}{2}(\frac{2}{g_{m1}} + R_{i})^{2}? (g_{m5}^{2} \ \overline{V_{nf5}^{2}} + g_{m9}^{2} * \overline{V_{nf9}^{2}}) \\ + 2\overline{V_{nf1}^{2}} + (g_{m3}^{2} * \overline{V_{nf3}^{2}} + \frac{1}{2}g_{m13}^{2} * \overline{V_{nf13}^{2}}) * R_{i}^{2}$$

2.2.3 DC Offset Cancellation Feedback Loop

為了消除電路本身的 DC Offset,額外加入 DC offset cancellation feedback loop,概念 說明如圖 2.4(a)。將放大器的輸出信號,經過一個 LPF 濾出 DC offset voltage,再藉由 differential gm circuit,把 DC offset voltage 轉成 current,回授控制放大器的輸出電流,達 到 DC offset cancellation 之目的。電路實現如圖 2.4(b)。藉由一個 differential gm circuit 來 比較 reference voltage 與經 LPF 所濾出的 DC offset voltage,將其電壓差值轉成電流,回 授注入放大器的輸出端做電流調控。其中的 LPF 採用一個低頻、低功率與低雜訊的 current mirror opernational transimpedance amplifier (CMOTA),配合一個電容來實現。電路架構如 圖 2.4(c)。



圖 2.4 (a) DC offset cancellation feedback loop 概念圖

圖 2.4 (b) Current feedback amplifier with DC offset cancellation loop

圖 2.4 (c) CMOTA-C LPF

2.2.4 Nested Chopper Structure

A. Chopping

Chopping 機制如圖2.5(a) 所示,本質上乃對訊號做調變,在輸入端(放大電路前)將信號 乘上一個頻率成分,先將信號轉到高頻,此時放大電路的DC Offset及低頻的Flicker Noise 便與信號分開了;之後經過放大電路,再乘上相同之頻率成分,這時候我們所要經放大後 的感測信號就調變回低頻,而DC Offset等則調變到高頻了。接下來透過一個低通濾波器來 消除調變到高頻後的雜訊,如此便完成了消除DC Offset及低頻的Flicker Noise的動作。

然而, chopper 調變與解調所使用的開闢容易造成電荷注入(Charge Injection) 等其他非理 想效應, 如圖2.5 (b) 所示,產生Spike Noise現象,使訊號於輸出端點解調後,產生了殘餘 偏移量 (Residual Offset),致使輸出電壓值產生誤差。

圖2.5 (b) 調變開關所造成的突波現象

為了降低殘餘偏移量,幾個解決方案相繼被提出[3,4,5,6]。由於在此計劃中處理之訊號 頻率很低,約0~10Hz 之間,所以我們採用Nested chopper 來做消除。下面針對此機制作 原理說明。

B. Nested Chopper

概念說明如圖2.5(c)所示 [5]。於此機制中,除了由Vchophigh訊號所控制的chopper 外,加入了另一組由Vchoplow所控制之chopper。由Vchoplow所控制之chopper將被操作在 更低的頻率,因此所造成的Spike Noise可忽略。透過另一組較低頻的chopper做調變,使得 由Vchophigh所控制的chopper,其所產生Spike Noise將會被Vchoplow的chopper所調變。經 此調變之後,Spike Noise 會依據Vchoplow chopper 的週期調變而呈現正負相間的分布,根 據分析可得知此突波等效的平均雜訊能量將為零,因此,殘餘的DC偏移將可被大幅降低。 配合此架構的放大器之增益,其精確度可以在一段相當長的溫度變化範圍內維持穩定。然 而,若考慮失真效應 (Aliasing Effect) 的產生,則輸入訊號其頻率不能大於0.5倍的 Fchoplow。

在此計畫中,輸入訊號極為低頻,故可採用此架構來實現。

圖 2.5 (c) Nested chopper 概念說明圖

2.2.5 Sallen-Key LPF

位於放大器輸出端的LPF,主要用來消除調變到高頻的雜訊,完成消除DC Offset及低頻的Flicker Noise的動作。設計考量主要針對低雜訊與低功率消耗來做設計,於此採用 Sellen-Key LPF 架構 [7]。 電路架構如圖2.6。

圖 2.6 Sallen-Key LPF

2.2.6 Simulation Results

A. Current feedback IA with DC offset cancellation loop

甲、 Gain frequency response :

如圖 2.7(a),經 chopper 調變後,進入放大器處理的信號頻段其放大倍率約 57 dB。 於此頻段的上下 3dB 頻率分別為 200Hz 與 35kHz。

圖 2.7(a) Gain frequency renponse

乙、 Input referred noise voltage density :

如圖 2.7(b), thermal noise voltage density 為 7 n V/sqrt(Hz);低頻區段(1m~2k)的 input referred noise integration 為 1.3μ Vrms ; corner frequency 為 2 kHz。

圖 2.7(b) Input referred noise voltage density

A. Sallen-Key LPF

1.) Gain frequency response :

如圖 2.7(c), LPF 的 3dB 頻寬為 0.04 Hz。

圖 2.7(c) Gain frequency renponse

2.) Input referred noise voltage density :

如圖 2.7(b), thermal noise voltage density 為 38 n V/sqrt(Hz);低頻區段(1m~2k)的 input referred noise integration 為 3.5μ Vrms 。

圖 2.7(d) Input referred noise voltage density

B. Transient response of nested chopping IA

如圖 2.7(e),輸入訊號是 DC 100 uV, nested chopper 的兩組 chopping frequency 分別是 20 Hz 與 2 kHz; 放大後的輸出訊號,經 chopper 解調後為 DC 70 mV。

圖 2.7(e) Transient response of nested chopping IA

Feature	Performance
Input signal frequency (SPEC)	0 ~ 10 Hz
Input signal CM (SPEC)	100mV
Input signal range (SPEC)	10uV ~ 600uV
Output signal range (SPEC)	$10 \text{mV} \sim 100 \text{mV}$
Power supply	1 V
Power	50 uW
Input signal range	$10 \mathrm{uV} \sim 600 \mathrm{uV}$
Current feedback IA open loop gain	57 dB
Chopping CLK (High)	2 kHz
Chopping CLK (Low)	20 Hz
Offset voltage cancellation	±50 mV
PSRR	140 dB
CMRR	98 dB
Input referred noise density	50n V/sqrt(Hz)

表 2.1 Pre-Amplifier Performance Table

2.3 Voltage-to-Code Converter 方塊設計

2.3.1 前言

當今電路設計趨勢逐漸邁向高頻,隨著越來越多的電晶體整合在同一塊 PC 板上(PCB) 上,不論是在單一 chip 之內或是多個 chips 之間,都會面臨到 clock 的同步和對準問題,使 得這方面議題越來越重要,PLL 和 DLL 就是應運而生的兩種關鍵性技術,並且被廣泛使用 在許多的同步應用中,例如:時脈產生器(Clock Generator)、頻率合成器(Frequency Synthesizer)、時脈誤差調整(Clock De-skewing)和時脈資料回復(Clock Data Recovery)等。此 次所採用 Voltage-to-Code Converter 的架構是以 PLL 的概念為基礎進行設計。

電路設計目標是將前端類比控制訊號轉換成後端可以處理的數位訊號 Code,這個大目標可以分成兩個目標實現,一是如何透過電路運作,使得輸入的類比控制電壓轉換成數位訊號 Code 輸出,二是類比電路系統中,會有很多內外在的非理想效應,經過前級放大器處理過後的電壓,仍可能含有電橋非理想效應,或是電路受到製程電壓溫度(PVT variation)影響造成的非理想效應,因此也需要解決此類問題。

針對第一個目標,我們透過延遲元件來達成 Voltage-to-Code Converter 的設計方式。針對第二個目標,可結合 PLL 和 DLL 的概念,來進行補償機制的設計。如圖 2.8(a)所示。

圖 2.8(a) Voltage-Code Converter 轉換電路概念圖

圖 2.8(b) 電路在校正階段運作模式

2.3.2 電路概念說明

電路運作分成兩個階段,分別是校正階段(如圖 2.8(b))以及量測階段(如圖 2.8(c)),每個 階段都會由外部送入類比控制電壓,透過閉迴路的方式,由內部電路 Phase Detector 送出數 位控制 Code,當完成比對之後,所得的 Code 和由前級放大器送入的類比控制電壓 (Vin)是 成一對一的關係(monotonic relationship)。

運作方式如下:

在校正階段,前級放大器送入的電壓是尚未包含 sensor signal 的類比控制電壓(Vin1), 藉由本系統運作可得到一組對應的 Code1;在量測階段,前級放大器送入的類比控制電壓是 已包含 sensor signal 的控制電壓(Vin2),同樣原理再運作一次,可以得到新的一組 Code2,只 要將這兩組 Code 相減(=Code2-Code1),所得資訊就是 sensor signal 大小(=Vin2-Vin1)。

2.3.3 詳細電路運作說明

Voltage-to-Code Converter 的系統架構如圖 2.9 所示。詳細運作方式解釋如下:

方波(CK₀)同時送入兩個路徑上的延遲元件;前級放大器處理過後的輸出電壓(V_{in}),作 用是成為 Voltage-to-Code Converter 的 sensor signal,會送給上面路徑的延遲元件作為類比 控制電壓(V_{in}),以便控制上面路徑的波形延遲;對於下面路徑來說,SAR[8]會透過 Phase detector 比較上下路經的相位差距,並送出對應的數位控制 Code,以便讓上下路徑的波形 能夠 aligned,當 PD 偵測到 CK1 和 CK2 是相位鎖定之後,此時 SAR 輸出的 Code,就代表 對應的類比控制訊號(V_{in})大小。

圖 2.10(a) Voltage-to-Code Converter 執行校正模式圖示

系統鎖定相位的動作會執行兩次,第一次鎖定相位如圖 2.10(a) 所示:此時送入的控制電壓(V_{in1})尚未包含 sensor signal,此電壓(V_{in1})可看成是作為 reference 基準的電壓,所以系統處在校正階段,電壓(V_{in1})控制上面路徑的延遲元件產生對應的延遲量,這個延遲量包

含電橋電阻、前級放大器、上面路徑延遲元件的 offsets,在相位鎖定時,由於上下兩路徑 的相位會相同,所以數位輸出 Code₁ 的大小就是上述 offsets 的大小,接著把 Codes 存入 registers。

圖 2.10(b) Voltage-to-Code Converter 執行量測模式圖示

第二次的鎖定相位如圖 2.10(b) 所示:此時送入的控制電壓(V_{in2})包含有 sensor signal, 此電壓(V_{in2})可看成是以之前 reference 為基準再加上 sensor 大小的電壓,所以系統處在量測 階段,電壓(V_{in2})控制上面路徑的延遲元件產生對應的延遲量,這個延遲量包含 sensor signal 大小與電橋電阻、前級放大器、上面路徑延遲元件的 offsets,當相位鎖定時候,由於上下 兩路徑的相位會相同,所以數位輸出 Code₂ 的大小包含有 sensor signal 以及上述 offsets;接 著把存在 register 的 Code₁ 和此時 SAR 產生的 Code₂ 送入減法器相減,所得 Code 差 (=Code₂-Code₁)可以看成是已經把 offsets 消掉後的 sensor signal 大小。

2.3.4 延遲元件

延遲元件是此次設計的電壓時序轉換電路中,最重要的部份之一,由石英震盪器輸入 方波後,經過路徑上的延遲元件,延遲元件會依照對應的控制訊號大小,造成輸出波形的 延遲,再藉由 Phase detector 偵測輸入方波與輸出波形之間相位差距,藉由 SAR 可以把延 遲大小轉換成數位 code,接著再輸出,這樣一來,就可以藉由讀取 code 值,回推對應的控 制訊號大小,而控制訊號大小又能回推 sensor signal 大小,基於此一理由,在求取 Code 差 (=Code₂-Code₁),越趨近理想的線性對應關係會越好,以便在實作時,可以採用內插法,讀 出所需要的資訊。

電路則如圖 2.11 所示,在 clock 的 rising 時,switch Q1 會接通,電流開始充電,當電 容上板電壓 Vc 超過 comparator 負端作為 reference signal 的 bio sensor signal Vin 時, comparator output V_G 會轉態,同時 clear 上端 D Flip-Flop 以及 set 下端的 D Flip-Flop,讓 Vo 波形發生變化直到下週期 CK0 的 rising edge。由式(3)可知,Vo 以及 CK0 之間 rising edge 的時間差會正比 Vin,如此一來將可得到線性的電壓控制延遲電路。

$$Q_{c} = C \cdot V_{in} = I_{const} \cdot Delay \Longrightarrow V_{in} \propto Delay$$

$$\Rightarrow Delay Line v.s. V_{in} \text{ is linear}$$
(3)

圖 2.11 提出的電壓控制時序延遲電路

2.3.5 模擬與量測結果

圖 2.12(a)和 2.12(b)分別是 Layout 和 Chip Photo 圖。

圖 2.12 (b) Chip photo

圖 2.12(a) Layout

圖 2.13(a) 大板

圖 2.13(c) 送入 Vin 的板子

圖 2.13(b) 小板

T MAR	a sign C Lass	1.14	a la	a ngi C Law	No. 10	110	a sign If Low	Setting Series	for a former
erti v Hyp. * Low	ana 17 Ana 17 Lun	80 6 Ng C Las	and a sign C Law		ana 17 Mai 17 Lan	235	18 19 18 18 10	Multiple Data Stream In USE1 HSE1 Yearts	C Yes IF Re Spin C Cathuros C Ranke
AD Mat	a na C Lae	847 1 198 1 198	ece a sup C Law	1 × C	are class	a na C Las	a na c Live	LINE MORE Youds	Billion F High
i High Line	800 17 Np 17 Las	100 1750 1750	8439 4 High (* Law	800 17 Np 17 Las	ana Vina Char	8429 15 Haph 17 Law	001 # Np /* Lm		Dest English
nge Lor	s ng ⊂ Lor	NR F NA F LIN	818 5 8¢ 7 3.H	SKR S Rep F Law	100	800 4 Hột 17 Liết	ex≌ ≠ ngs /~ Los	For Day Lage By Hule C Set # US # VMC # Set C MS8 C 80	Deck Style Press
ne Las	100 100 100	840 11.54 11.54	11	000 37 Ngt 17 Las	840 7 Nation 7 Nation	81 1 1 1 1 1 1 1 1 1	840 7 50 7 504	Cashate Ser Britman Operation Stream Form	Creatives
inge Lov	004 C 186 K 1.00	840 4 NA 7 Lat	teti ⊂Na ≪Lav	ann a' Nan C' Lan	040 7 Nation 14 Later	ante a tigh C Law	a ng C Los	II - II III Dath File Date File Date File Dager File IOD IOD IOD IOD IOD	
NA Let	000 17 Np 17 Lee	1001 17 Mp 19 LM	240 	ana Ana Cha	100 7 100 7 100	and A Nation C Law	000 Np Np Np	Send Gardia	
nnen Nn		nan. N.A.						Cleck Data	

圖 2.13 (d) 控制介面程式

測試上是使用了三組 PCB 電路板,分別稱為大板和小板以及送入 Vin 用的板子,為了 取得穩定之電壓,首先我們將穩定電壓源之電路設計在大板上,如圖 2.13(a)所示,所有類 比與數位電路之供應電壓源的分離皆在此板子上實現,而晶片則放置於小板上,如圖 2.13(b) 所示,頻率訊號的輸出與輸入佈線皆實現在此,利用電源供應器(Agilent E3646A Dual output DC Power Supply)提供所需電壓,圖 2.13(c)則是為了送入 Vin 電壓的板子;由於電路需要送 入時脈訊號,必須使用一組輸入參考頻率,因此測試使用了任意波形產生器(ROHDE & SCHWARZ AM300 Dual arbitary generator 100Ms/s)灌入 500-kHz 的頻率訊號作為參考頻 率。另外,由於電路中需要送入清除訊號,於本晶片之測試方法,乃利用個人電腦之 Print Port 做直接輸出控制,並且利用 Borland C++程式語言來設計控制程式,輸出控制晶片所需之串 列輸入訊號。圖 2.13(d)為介面控制程式介面圖。

圖 2.14(a) delay line 模擬與量測的關係圖

圖 2.14(b) delay line 模擬與量測的關係表格

圖 2.15(b) V-C Converter 的 transfer table

圖 2.15(c) V-C Converter 的 Code error

首先利用電源供應器(Agilent E3646A Dual output DC Power Supply)提供所需電壓到 LDO (LT3020),由於需要測試從 170 至 310-mV 共 140-mV 範圍的電壓值,所以量測時候 透過調整 LDO 輸出電壓值,以 1-mV 為單位作為變化,總共會有 141 個點,接著由示波器 (Tektronix TDS 3052B)紀錄下不同輸入電壓 Vin 時所對應的 delay (輸出波形的正緣和 clock 的正緣之間時間差)以及當時所鎖定的 code。

圖 2.14(a)是 delay 的模擬和量測結果,可以從圖九左邊看到三個 corner 和兩個極端溫度, 總共六條 delay line,右方則是記錄下各個量測點所產生的 delay 值,由 matlab 所畫出來的 圖形,可以看到此量測結果 match 在 tt-corner。圖 2.14(b)則列出在極端輸入電壓和溫度時 不同 corner 時候的 delay line 參數表格。

圖 2.15(a)為此 Voltage-to-Code Converter 的輸入電壓與輸出 code 關係,在模擬時候取 Vin 為 170、200、310-mV 等幾個點進行模擬,在這些點的輸出 code 與量測時候的 code 是 相同的,圖 2.15(b)則列出 Voltage-to-Code Converter 在極端輸入電壓、溫度與不同 corner 時候的輸入電壓與輸出 code 關係表格。

由圖 2.15(c)縱軸是相同電壓下模擬產生的 code 與量測的 code 之間差值,橫軸是控制電壓 Vin,可以得到式(2)的關係。

$$\begin{cases} INL = \frac{42 - 23}{42 + 76 + 23} = 0.135 \\ DNL: no missing code \end{cases}$$
(2)

由此圖可以看到不是每個 Vin 在模擬與量測都會產生相同的 code,推測可能原因來自於量 測時候的輸入電壓 Vin 是 discrete 方式給的,以及 DAC 本身就有 process variation。

Process	TSMC 0.18-µm 1p6m CMOS		
Supply voltage	1 V		
Resolution	6-bits		
Operational Frequency	500-kHz, [T = 0.2-μs]		
Voltage Input Common Mode Range	$170 \sim 310 \text{-mV}$		
Sampling Rate	33-kHz		
Current Consumption of a delay element	200-µА		
A cap in a delay element	28.8-pF		
Total Current Consumption	Simulation: 2.2-mA Measurement: 1.6-mA		
Delay Range	Simulation: ss: 860-1601-ns, range=741-ns tt : 658-1229-ns, range=571-ns ff: 496-927-ns, range=431-ns Measurement: 591-1113-ns, range=522-ns		
Voltage-to-Code Converter Linearity	INL=0.135 DNL: no missing Code		
Die area	1.2 mm × 1.2 mm		

表 2.2 Voltage-to-Code Converter Performance Table

2.3.7 下次下線設計

針對前一次設計,打算增加可輸入電壓的範圍,所以要更改 delay 元件內 comparator[9] 的設計,如圖 2.16(a),其 performance 列於圖 2.16(b), Voltage-Controlled Delay Line 如圖 2.16(c)所示。

圖 2.16(a) Comparator 電路架構

Feature	Performance
VDD	1-V
$\vee_{i,cm}$	0∼900-mV
Gain	>74-dB
static	< 69-µA
f _{-3dB}	2-MHz
SR, at ∆Vin = 1V _{tB8} = 1mV	53-V/µs
T _{settling} , C _L =5fF, at <u>⇔</u> Vin = 1V _{use} = 1mV	<12-ns
at tt27	
Gain	86-dB
static	57-µA
f _{-3dB}	2.3-MHz
SR, at ∆Vin = 1V ₁₈₈ = 1mV	104-V/µs
T _{settling} , C _L =5fF, at <u>∆</u> Vin = 1V _{tess} = 1mV	6-ns

圖 2.16(b) Comparator Performance

圖 2.16 (c) Voltage-Controlled Delay Line

Process	TSMC 0.18-µm 1p6m CMOS
Supply voltage	1 V
Operational Frequency	100-kHz, [T = 10-µs]
Voltage Input Common Mode Range	$10 \sim 850\text{-mV}$
Sampling Rate	2.7-kHz (estimated)
Current Consumption of a delay element	70-µA
A cap in a delay element	40-pF
Total Current Consumption	N/A
Delay Range	Simulation: ss: 130 ~ 8086-ns, range=7956-ns tt : 113 ~ 7067-ns, range=6954-ns ff : 94 ~ 5884-ns, range=5790-ns Measurement: N/A

表 2.3 Voltage-to-Code Converter Performance Table

2.4 本計畫之目標與研究成果

- 這個計畫的 Pre-Amplifier 是以 CMOTA (Current-Mirror Operational Trans-conductance Amplifier) 的架構為基礎進行設計和研究。在生醫的應用中,有許多重要的設計考量, 此子計畫之 Pre-Amplifier 需要一可低電壓/低功耗操作、高倍增益、良好穩定度的放大 器。為了達到以上之設計要求,在此,我們使用了數個電路技巧,進而提出了一個新 的高效能、低電壓/低功耗的 CMOTA 架構。此一電路已設計完成並且已經發表於 IEEE Transactions on Transactions and Systems II: Express Briefs [J1] (期刊論文),以及 VLSI Design/CAD Symposium [C1] (研討會論文)。
 - [J1] <u>T.-H. Lin</u>, C.-K. Wu, and M.-C. Tsai, "A 0.8-V 0.25mW Current-Mirror OTA with 160-MHz GBW in 0.18-μm CMOS," IEEE Transactions on Transactions and Systems II: Express Briefs, vol. 54, pp.131-135, Feb, 2007. (SCI)
 - [C1] C.-K. Wu, M.-C. Tsai, and <u>T.-H. Lin</u>, "A 0.8-V 0.25-mW Current-Mirror OTA with 160-MHz GBW in 0.18-µm CMOS," VLSI Design/CAD Symposium, pp. 545-548, Aug. 2006.

Process	TSMC 0.18-µm CMOS	Die photograph
Design Parameters	K = 0.85; N = 3	
Supply Voltage	0.8 V	
Power Consumption	265 μW (CMFB included)	
Unit-Gain Frequency	161 MHz	
DC Gain	62 dB	
Phase Margin	66 degrees	
Output Swing	0.55 V _{PP} (single end)	
Slew Rate	20 V/µs	
Core Area	0.12 mm × 0.14 mm	

表 2.4 CMOTA 之規格表與晶片的照片

2. 本計劃同時著重於發展適用於生醫應用的高解析度類比數位轉換器(ADC),研究的架構為三角積分調變器(Delta-Sigma Modulator),為進一步達到低功率之操作要求,我們進一步針對連續時間型(Continuous-time)的電路實現方式進行研究。同時,為了克服電路實現過程所產生之不匹配的效應,在設計上我們也加入了 DEM (Dynamic Element Matching)的方法。我們實現了一個三階的三角積分調變器,此調變器在 100-kHz 的頻寬內具有 77dB 的信號訊比(SNR)。此一研究成果已發表於 VLSI Design/CAD Symposium [C2] (研討會論文),並且即將發表於 International Journal of Electrical Engineering [J2] (期刊論文)。

- [J2] M.-C. Tsai and <u>T.-H. Lin</u>, "Design of a Continuous-Time 3rd-Order Delta-Sigma Modulator with Incremental Data Weighted Averaging," accepted to *International Journal of Electrical Engineering*. (EI)
- [C2] M.-C. Tsai and <u>T.-H. Lin</u>, "A 3rd-Order Multi-bit Continuous-Time Sigma-Delta Modulator with Incremental Data Weighted Averaging," VLSI Design/CAD Symposium, pp. 353-356, Aug. 2006.

Ref.	[13]	This	Work
Technology	0.25-µm CMOS	0.18-µn	n CMOS
Power Supply	2.5 V	1.8	3 V
Modulator	3-order 1-bit	3-orde	er 4-bit
Sampling Freq.	104 MHz	24 N	MHz
Signal Bandwidth	200 kHz	100 kHz	
OSR	192	12	20
SNR	76 dB	> 80 dB (simulated)	77 dB (measured)
Total Power	11.5 mW	4.06 mW (simulated)	4.50 mW (measured)
OP Amp		2.21 mW	2.21 mW
DAC + Quantizer		0.74 mW	0.76 mW
IDWA		0.25 mW	0.43 mW
Other circuits		0.86 mW	1.10 mW

表 3.4 3rd-order Continuous-Time Delta-Sigma Modulator 之規格表與晶片的照片

(Chip area: $0.99 \text{ mm} \times 1.43 \text{ mm}$)

3. 數位信號處理具有許多優點並且已經是整合系統的重要工具,此子計畫中所發展的 Voltage-to-Code Converter 能將電壓資訊直接轉換成為數位輸出。此一電路並且具備自 我矯正功能,透過鎖向迴路的原理,進行電路非理想效應的校正,其概念將可取代 ADC 在類似的應用層面上。本計畫預期針對此一電路系統申請專利(專利名稱:具有自我校 正功能的 Voltage-to-Code Converter)。此一 Voltage-to-Code Converter 預計於三個月內 完成設計,並於下半年度於 T18-96E(F)梯次(九月)完成晶片下線。

參考文獻

- [1] Andrew T. K. Tang, "A 3µV-Offset Operational Amplifier with 20 nV /√ Hz Input Noise PSD at DC Employing both Chopping and Autozeroing," *Digest of International Solid-State Circuits Conference*, pp. 386-387, Feb. 2002.
- [2] T. Burger and Q. Huang "A 13.5-mW 185-Msample/s ΔΣ modulator for UMTS/GSM dual-standard IF reception," *IEEE J. Solid-State Circuits*, vol. 36, pp. 1868-1878, Dec. 2001.
- [3] T.-H. Lin, C.-K. Wu and M.-C. Tsai, "A 0.8-V 0.25mW Current-Mirror OTA with 160-MHz GBW in 0.18-µm CMOS," *IEEE Transactions on Transactions and Systems II: Express Briefs*, vol. 54, pp.131-135, Feb, 2007.
- [4] A. Burstein and W. J. Kaiser, "Mixed Analog-Digital Highly-Sensitive Sensor InterfaceCircuit for Low-Cost Microsensors," Intl. Conf. on Solid-State Sensors and Actuators, pp.162-165, June, 1995.
- [5] C. Menolfi and Qiuting Huang, "A Fully Integrated, Untrimmed CMOS Instrumentation Amplifier with Submicrovold Offset," *IEEE Journal of Solid-State Circuits*, Vol. 34, No.3, March, 1999.
- [6] A. Bakker *et al.*, "A CMOS Nested-Chopper Instrumentation Amplifier with 100-nV Offset," *Digest of International Solid-State Circuits Conference*, pp. 156-157, Feb, 2000.
- [7] Rolf Schaumann, Mac E. Van Valkenburg, *Design of Analog Filters*, New York:Oxford, 2001.
- [8] G.-K. Dehng, J.-M. Hsu, C.-Y. Yang, S.-I. Liu, "Clock-deskew buffer using a SAR-controlled delay-locked loop," *IEEE JSSC*, vol. 35, pp. 1128-1136, August, 2000.
- [9] J. M. Carrillo, G. Torelli, R. Pérez-Aloe, and J. F. Duque-Carrillo, "1-V Rail-to-Rail CMOS OpAmp with Improved Bulk-Driven Input Stage," *IEEE JSSC*, vol. 42, pp. 508-517, March, 2007.