第 1 到 9 筆結果,共 9 筆。
啟始時間 | 標題 | P-Investigator | 經費來源 |
---|---|---|---|
2009 | iChip兆級智慧矽晶片之研究:演算法,架構,與實現技術-子計畫二:適用於智慧應用之兆級可重組化多核心串流處理器架構之研究 | SHAO-YI CHIEN | National Science and Technology Council |
2009 | 多媒體系統無線傳輸介面之研發-子計畫三:適用於點對點無線多媒體資料連結系統之可重組式資料編解碼引擎(3/3) | SHAO-YI CHIEN | National Science and Technology Council |
2008 | 多媒體系統無線傳輸介面之研發-子計畫三:適用於點對點無線多媒體資料連結系統之可重組式資料編解碼引擎(2/3) | SHAO-YI CHIEN | National Science and Technology Council |
2008 | iChip兆級智慧矽晶片之研究:演算法,架構,與實現技術-子計畫二:適用於智慧應用之兆級可重組化多核心串流處理器架構之研究 | SHAO-YI CHIEN | National Science and Technology Council |
2007 | 前瞻晶片系統設計人才培育先導型計畫 - 96年度前瞻課程發展計畫 - 系統晶片設計實驗更新實驗平台 | SHAO-YI CHIEN | Advisory Office, MOE |
2007 | 多媒體系統無線傳輸介面之研發-子計畫三:適用於點對點無線多媒體資料連結系統之可重組式資料編解碼引擎(1/3) | SHAO-YI CHIEN | National Science and Technology Council |
2007 | 兆級晶片系統前瞻技術研究-子計畫四:適用於兆級晶片系統之低功率繪圖處理單元(3/3) | SHAO-YI CHIEN | National Science and Technology Council |
2006 | 兆級晶片系統前瞻技術研究-子計畫四:適用於兆級晶片系統之低功率繪圖處理單元(2/3) | SHAO-YI CHIEN | National Science and Technology Council |
2005 | 兆級晶片系統前瞻技術研究-子計畫四:適用於兆級晶片系統之低功率繪圖處理單元(1/3) | SHAO-YI CHIEN | National Science and Technology Council |