https://scholars.lib.ntu.edu.tw/handle/123456789/150181
標題: | A 2 V clock synchronizer using digital delay-locked loop | 作者: | Hwang, Chorng-Sii Chung, Wang-Chih Wang, Chih-Yong Tsao, Hen-Wai Liu, Shen-Iuan |
公開日期: | 八月-2000 | 起(迄)頁: | - | 來源出版物: | Second IEEE Asia Pacific Conference on ASICs | URI: | http://ntur.lib.ntu.edu.tw//handle/246246/2007041910021483 | 其他識別: | N/A | DOI: | 10.1109/APASIC.2000.896916 |
顯示於: | 電機工程學系 |
檔案 | 描述 | 大小 | 格式 | |
---|---|---|---|---|
00896916.pdf | 346.75 kB | Adobe PDF | 檢視/開啟 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。