https://scholars.lib.ntu.edu.tw/handle/123456789/151872
標題: | 多媒體無線接收機系統單晶片設計技術之研究(3/3)-總計畫 The study of SOC technology on digital wireless multimedia receiver |
作者: | 陳良基 | 關鍵字: | 3C;系統晶片SOC;關鍵零組件;關聯器陣列架構;數位訊號處理器;泛用 解碼器;FPGA;SOC;Module;Correlator array;Digital Signal Processor;Universal Decoder | 公開日期: | 31-七月-2002 | 出版社: | 臺北市:國立臺灣大學電機工程學系暨研究所 | 摘要: | 本研究計畫針對未來3C 之整合及系 統晶片(SOC)設計技術之需求,結合類 比、數位電路技巧,及無線通信傳輸規範 配合國科會學門「SOC」規劃,提出一系 列關鍵零組件之電路設計及架構分析。本 計劃多媒體無線接收機系統包含有64 位元 區塊加密器,可程式化關聯器陣列架構 (Correlator array)之數位訊號處理器,低 雜訊放大器及鏡像消除混頻器,MPEG-4 視訊標準的泛用解碼器(Universal Decoder) 硬體架構。 在第一年(88/8/1 - 89/7/31)對演算法做 完整的資料收集及分析,而於第二年度 (89/8/1 - 90/7/31)完成各重要模組的模擬實 驗級架構設計。第三年度(90/8/1 - 91/7/31) 完成各晶片的驗證模擬及下線製成晶片。 This research target is to achieve the 3G SOC integration by analog/digital circuit design, wireless communication and digital signal processing technology. The key module design methodology and efficient architecture design methods are proposed to implement the NSC academic project. the key modules such as 64bits encryption/ decryption circuits, low noise amplitude, mixer, and MPEG-4 universal decoder. At first year (88/8/1-89/7/31), the algorithm survey and analysis have been completed and the related data is also collected and available. This second year (89/8/1 – 90/7/31), the architecture design and software simulation are completed. Each module were verified and implemented by CHIP at the third year (90/8/1 – 91/7/31) |
URI: | http://ntur.lib.ntu.edu.tw//handle/246246/7886 | 其他識別: | 902215E002046 | Rights: | 國立臺灣大學電機工程學系暨研究所 |
顯示於: | 電機工程學系 |
檔案 | 描述 | 大小 | 格式 | |
---|---|---|---|---|
902215E002046.pdf | 1.68 MB | Adobe PDF | 檢視/開啟 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。