https://scholars.lib.ntu.edu.tw/handle/123456789/294599
標題: | A bipartition-codec architecture to reduce power in pipelined circuits | 作者: | Shanq-Jang Ruan Rung-Ji Shang Feipei Lai Kun-Lin Tsai FEI-PEI LAI |
公開日期: | 二月-2001 | 卷: | 20 | 期: | 2 | 起(迄)頁: | 343-348 | 來源出版物: | IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/294599 | DOI: | 10.1109/43.908477 |
顯示於: | 生醫電子與資訊學研究所 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。