https://scholars.lib.ntu.edu.tw/handle/123456789/299084
標題: | A 0.8-V 128-Kb Four-Way Set-Associative Two-Level CMOS Cache Memory Using Two-Stage Wordline/Bitline-Oriented Tag-Compare (WLOTC/BLOTC) Scheme | 作者: | P. F. Lin J. B. Kuo JAMES-B KUO |
公開日期: | 十月-2002 | 卷: | 37 | 期: | 10 | 起(迄)頁: | 1307-1317 | 來源出版物: | IEEE Journal of Solid-State Circuits | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/299084 | DOI: | 10.1109/JSSC.2002.803023 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。