https://scholars.lib.ntu.edu.tw/handle/123456789/299149
標題: | A wide-range delay-locked loop with a fixed latency of one clock cycle | 作者: | Hsiang-Hui Chang Jyh-Woei Lin Ching-Yuan Yang Shen-Iuan Liu SHEN-IUAN LIU |
公開日期: | 八月-2002 | 卷: | 37 | 期: | 8 | 起(迄)頁: | 1021-1027 | 來源出版物: | IEEE Journal of Solid-State Circuits | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/299149 | DOI: | 10.1109/JSSC.2002.800922 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。