https://scholars.lib.ntu.edu.tw/handle/123456789/342490
標題: | Placement of shorting vias for power integrity in multi-layered structures | 作者: | S.-H. Hsu Y.-S. Cheng W.-D. Guo H.-H. Cheng C.-C. Wang R.-B. Wu RUEY-BEEI WU |
公開日期: | 十月-2008 | 起(迄)頁: | 91-94 | 來源出版物: | IEEE 17th Topical Meeting on Electrical Performance of Electronic Packaging | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/342490 | DOI: | 10.1109/EPEP.2008.4675885 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。