https://scholars.lib.ntu.edu.tw/handle/123456789/359401
標題: | A broadband chip-level power-bus model feasible for power integrity chip-package co-design in high-speed memory circuits | 作者: | H.-H. Chuang C.-J. Hsu J. Hong C.-H. Yu A. Cheng J. Ku T.-L. Wu TZONG-LIN WU |
公開日期: | 二月-2010 | 卷: | 52 | 期: | 1 | 起(迄)頁: | 235-239 | 來源出版物: | IEEE Transactions on Electromagnetic Compatibility | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/359401 | DOI: | 10.1109/TEMC.2009.2035614 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。