https://scholars.lib.ntu.edu.tw/handle/123456789/501008
標題: | A hierarchical analysis methodology for chip-level power delivery with realizable model reduction | 作者: | Lee, Y.-M. Chung-Ping Chen, C. CHUNG-PING CHEN |
公開日期: | 2003 | 卷: | 2003-January | 起(迄)頁: | 614-618 | 來源出版物: | Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/501008 | DOI: | 10.1109/ASPDAC.2003.1195098 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。