https://scholars.lib.ntu.edu.tw/handle/123456789/505966
標題: | Fault Simulation and Test Pattern Generation for Cross-gate Defects in FinFET Circuits | 作者: | Chiang, K.-Y. Ho, Y.-H. Chen, Y.-W. Pan, C.-S. CHIEN-MO LI |
公開日期: | 2015 | 卷: | 2016-February | 起(迄)頁: | 181-186 | 來源出版物: | Proceedings of the Asian Test Symposium | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/505966 | DOI: | 10.1109/ATS.2015.38 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。