

行政院國家科學委員會補助專題研究計畫成果報告

※※※

※

※

※

※※※

快速熱機台設備及製程研發(3/3)

總計畫

計畫類別：個別型計畫 整合型計畫

計畫編號：NSC 90-2212-E-002-224

執行期間：90年8月1日至91年7月31日

計畫主持人：胡振國

共同主持人：劉致為

翁宗賢

本進度報告包括以下應繳交之附件：

- 赴國外出差或研習心得報告一份
- 赴大陸地區出差或研習心得報告一份
- 出席國際學術會議心得報告及發表之論文各一份
- 國際合作研究計畫國外研究報告書一份

執行單位：國立臺灣大學電機工程學系

中華民國九十一年八月三十一日

快速熱機台設備及製程研發(3/3)

總計畫

第三年(90/8~91/7)結案報告

計畫編號: NSC90-2212-E-002-224

主持人: 胡振國 台大電機工程學系教授
共同主持人: 劉致為 台大電機工程學系教授
翁宗賢 台大應用力學研究所副教授

一、摘要：

本整合計畫在本年度之研究中，子計畫一提出兩部份研究成果，第一部份為先進行晶圓經重覆脈衝加熱預處理 (Repeated Spike Treatment - RST) 後再予以生長氧化層，從氧化層厚度分布及均勻度，和晶圓表面缺陷分布，可得知 RST 會對晶圓產生相當大的熱應力，對氧化層特性影響甚巨。第二部份則對直接重覆脈衝加熱氧化 (Repeated Spike Oxidation - RSO) 生長氧化層與傳統快速熱氧化 (Rapid Thermal Oxidation - RTO) 生長之氧化層，進行電特性差異比較之探討，發現經過 800°C 之退火處理，RSO 與 RTO 之元件 C-V 特性相仿，但是 RTO 在氧化後退火時，氧化層厚度變厚，造成聚集區電容值下降，而 RSO 之氧化層厚度幾乎不變，這對超薄閘極氧化層製程相當重要。

子計畫二利用原有的 RTCVD 機台，將真空元件更換並加裝 Turbo pump。並加上流量控制、溫度控制、及壓力控制，完成 UHV 成長之基本條件，因此機台同時具有快熱與超高真空的特性。此外，利用超高真空製程，可以使 SiO₂/Si 界面更加粗糙，對於金氧半發光二極體的發光效率有明顯的提升。對於以往的氙化製程亦可利用超高真空預烤，增加氙濃度。除原有功能外，更再整合使其具備晶圓粘合力。

子計畫三建構熱模擬機台，能以鹵素燈管快速加熱八吋晶圓，由晶圓背面觀測紅外線影像，推測溫度分佈。本計畫並以數值計算分析晶圓上方加裝鍍金的反射環，能最有效地補償熱輻射損失；若在反射環選擇區域鍍金時，更可縮小晶圓表面溫差

關鍵詞：快速熱、重覆脈衝氧化、重覆脈衝處理、晶圓熱應力、均勻度、超薄閘極氧化層、RTCVD、MOS 發光二極體、超高真空、暫態熱流、熱輻射

Abstract:

In project-1 research, two major items are addressed. In the first part, we found that when the wafer received repeated spike treatment (RST) before oxidation first, the thermal stress induced by RST is huge. That will introduce a strong effect on the oxides grown on the RST wafer. In the second part, we compared the electrical characteristics of MOS devices with the oxides grown by repeated spike oxidation (RSO) and by conventional rapid thermal oxidation (RTO). It was found that after 800°C POA, the RSO and RTO samples exhibit similar C-V behavior. However, it was found that the oxide thickness of RTO sample is reduced after POA but that of RSO isn't. The characteristic of RSO oxide mentioned above is useful to the application of ultra thin gate oxide process.

In project-2, the RTCVD is modified and a new Turbo pump is added to increase the vacuum level. With the control of gas flow, temperature, and pressure, a basic UHV system capable of support rapid thermal heating and ultra high vacuum characteristics is achieved. In addition, using this high vacuum system, the SiO₂/Si interface could become rough, which is helpful to the photoluminescence efficiency. Also, the deuterium process could be more improved by using UHV pre-baking. The wafer bonding process could be also achieved by this UHV system.

In project-3, a thermal model was built which can simulate rapid thermal processing of 8-inch wafer. Temperature distribution of the wafer can be deduced from infrared images acquired through a backside window. Numerical computations show that a gold plated ring reflector can effectively compensate radiation heat losses. A ring reflector with properly regional plated can reduce temperature variation down to a few degrees.

Keywords: Rapid Thermal, Repeat Spike Oxidation, Repeat Spike Treatment, Wafer Thermal Stress, Uniformity, Ultra Thin Gate Oxide, RTCVD, MOS Photodiode, Ultra High Vacuum, Transient Flow, Thermal Radiation

二、緣由與目的：

利用重覆脈衝式加熱雖可控制氣流分布，使晶圓溫度分布均勻，進而使氧化層厚度均勻，而 MOS 元件之漏流也因而減少，但是晶圓表面是或多或少會受到熱應力影響的，即使是正常之 RTO 製程亦無法避免的，相關之熱應力效應研究當然重要，因此提出了強化熱應力現象之技術，特利用重覆脈衝加熱技術，將其施加於晶圓氧化之前，也就是 RST 技術，藉此探討出重要之應力相關之問題。

快速熱製程(Rapid Thermal Process - RTP)已被廣泛的應用到半導體製程，因為它具有很小的總熱能消耗，可單晶片自動化操作，有多元性的溫度、壓力、氣體變化控制等之優點，因此有關 RTP 之研究也漸形重要。同時由於元件尺寸必須越來越小，到 2012 年的 $0.05\mu\text{m}$ ，使得閘極氧化層厚度必需在 $2\text{nm}\sim 5\text{nm}$ 之間，因此利用 RTP 機台生長超薄氧化層技術之開發亦成為重要的研究課題。

為瞭解並改善晶圓溫度均勻性，設計並建造適合熱流實驗的水平式模型機台，以觀測晶圓的溫度分佈。同時以數值計算方法探討在快速熱過程中，處理爐內的暫態熱流場與晶圓的溫度變化。數值計算時的參數調整範圍非常大，適合控制參數的尋優，及預測系統性能。

三、研究方法與成果：

本總計畫共有三個子計畫，分別為子計畫一「快速熱重覆脈衝加熱製程系統之研究」，子計畫二「超高真空快熱化學沉積反應機台之製作與應用」，及子計畫三「快速熱機台內流場重整與暫態熱傳研究」，分別之主要成果分述如下。

在子計畫一之研究中，分兩部份：

(A) 重覆脈衝加熱處理(RST)部份：

將一片晶圓先予以重覆脈衝加熱處理(Repeated Spike Treatment - RST)，然後再給予正常之氧化生長，其 RST 加熱溫度時序及氧化層厚度分布如圖一所示，可清楚看出晶圓在承接台接觸處之正面區域有較厚之氧化層，顯示出在該區有較快的氧化層生長速率。

圖二為經 RST 再氧化及正常氧化所得氧化層厚度及均勻度隨氧化時間變化之關係圖，可看出 RST 之樣品其平均厚度較厚，而且其均勻度較差。圖三為所製 MOS 元件之閘極電流密度分布，可看出經 RST 處理之氧化層元件，其漏流較大而且分布較不均勻。圖四為 MOS 元件之 100K 及 10KHz C-V 曲線，兩頻率之 C-V 曲線相差愈大即表示界面陷阱密度愈大，所以可知經 RST 處理之 SiO_2/Si 界面含有較大之缺陷密度。

(B) 重覆脈衝氧化(RSO)與傳統快速熱氧化(RTO)生長氧化層之比較部份：

圖五為 RSO 氧化層經過 600、700、及 800°C 氧化後退火(post oxidation anneal - POA)後之元件 C-V 曲線，可看出雙界面電荷橫向不均勻分布現象會因退火溫度之升高而漸改善，但仍存在不同程度之電荷橫向不均勻分布，無法去除。

圖六為 RSO 氧化層元件在經 700 及 800°C POA 退火後之 C-V 曲線比較，可看出經過足夠高溫之 POA 後，RSO 與 RTO 兩者之 C-V 特性可趨於一致。

在 POA 之實驗中發現另一重要現象，在圖七中傳統 RTO 氧化層在經 850°C POA 後，雖然 C-V 曲線之電荷橫向不均勻分布現象減少了，但是氧化層厚度卻明顯變厚了，造成 C-V 曲線

在聚集區(accumulation region)之電容值變小，這與氧化時氧化層內有殘餘氧原子有關，但是對 RSO 氧化層而言，該現象卻沒有出現，如圖八所示，亦即經 850°C POA 後，電荷橫向不均勻分布獲明顯改善，而氧化層厚度卻不改變，這對超薄閘極氧化層之生長是相當重要的。由於 RSO 製程之溫度忽高忽低，氧化層內之殘餘氧原子在低溫時之濃度應較少，因此在 POA 時自然較少再氧化，使得氧化層厚度不變。

在子計畫二之研究中，利用半組裝的方式建立一個 8 吋的 UHV/RTCVD 系統，如圖九所示，主要成果如下：

(A). UHV/RTCVD 的特性

與一般 CVD 系統最大的差異在於缺少流體力學的邊界效應與分子氣相反應。這是由於在反應時的超低壓(約 10^{-3} torr)下，分子的平均自由徑約與反應器大小相當，因此分子間的碰撞將減到最低，分子間氣相反應不易發生。

(B). 機台加裝 Turbo pump

根據設計的理念，利用原有的 RTCVD 機台，將溫度測量(pyrometer 及熱耦器)及控制完成自動化，流量利用 mass flow controller 已可穩定控制，壓力自動控制已完成，install turbo pump 與超高真空元件，完成 UHV/RTCVD 系統中之真空環境。

(C). 超高真空與氬化製程

於高溫 (1000°C)、超高真空環境中預烤(pre-bake)矽晶圓作為表面處理，成長氧化層之前，先用氬氣預烤表面，再利用快熱氧化技術，接下來便是氬氣退火，製成 PMOS 電容元件。圖十為有超高真空預烤處理後再氬氣預烤和氬氣退火的二次離子質譜儀分析結果，氬濃度更高達 $9 \times 10^{20} \text{cm}^{-3}$ ，很明顯的經過超高真空預烤過的表面，更容易形成氬-矽鍵，氬含量提高了近一個數量級。經由氬氣處理的元件，對矽/氧化層界面缺陷有著較好的穩定度，也造成元件有較佳的表現。

(D). 超高真空製程與粗糙率

在超高真空環境中預烤(pre-bake)矽晶圓，再利用快熱氧化技術(rapid thermal oxide)成長

氧化層，製成 PMOS 電容元件。有超高真空預烤的界面與表面粗糙率都比沒超高真空預烤的為大。在相同的穿透電流下，有超高真空預烤的都比沒有超高真空預烤的光強，電流在 100mA 時，其有無超高真空預烤的發光效率分別為 2.53×10^{-6} 與 1.63×10^{-7} ，在相同的穿透電流下，有超高真空預烤的比沒有超高真空預烤的效率大一個數量級。由圖十一可發現效率會隨著表面粗糙度增大而增大。

(E). 晶圓粘合技術

圖十二是我們利用 UHV/RTCVD 系統的快熱製程，成功將矽晶圓與另一片原已成長 700nm 氧化層之矽晶圓粘合起來，使得原有的 UHV/RTCVD 機台除原有功能外，再整合具備有 Wafer bonding 能力。

在子計畫三之研究中，所建熱流模擬機台如圖十三所示，壁面由不銹鋼構成，壁內有冷卻水通道，加熱燈管組合在石英窗的上方。在晶圓的下方另設一觀測用的石英窗，用來攝取晶圓的近紅外線影像，經由影像處理與比對，可據以推算出晶圓的相對溫度變化。本實驗機台可控制加熱燈管功率與爐內壓力，設計的操作溫度為 600°C，可模擬相當接近於實際的快熱製程。

為尋求最均勻的晶圓溫度分佈，本計畫經嘗試多種改進方案後，採用比晶圓直徑大 2 cm 的柱狀環，環高 1.8cm，內面鍍金，可將燈管輻射照至晶圓上。若在與燈管平行方向，如圖十四所示分別在底部、中間及頂部鍍金上面積比 50%或 62.5%之鍍金反射面，圖十五的計算結果顯示：中間區域鍍上面積比 50%及 62.5%之鍍金層可使晶圓整體之溫度較為均勻。由表一的晶圓表面等溫差面積比率來看，在反射環底部或中間區域鍍金面積 50%、或在中間區域鍍金 62.5%，整個晶圓的溫差均在 $\pm 2\text{K}$ 的範圍，其中以中間區域面積比 62.5%的晶圓邊緣溫度補償效果最佳。

四、結論與討論：


從子計畫一之成果可知主要貢獻為設計並

實際研發出一新穎的重覆脈衝加熱機制之快速熱機台，經由實驗證明該重覆脈衝加熱可改善溫度分布及氧化層均勻度。利用 RST 技術將熱應力效應有效放大，使得晶圓在 RTP 中受到熱應力之影響效應可以藉此研究得知。此外，本研究亦提出一創新的雙界面電荷橫向不均勻分布模型，而 RSO 與 RTO 氧化層在經不同 POA 退火處理後之 C-V 變化，亦經由本模型而進行比較及解釋，相信以上所研發之技術及理論可以提供業界及學術界適時之參考。


從子計畫二之成果可知利用現有的 RTCVD 機台，換裝超高真空系統，可達到 UHV 之反應室校果，真空度可達 10^{-7} torr，配合管路系統，已具有超高真空製程的能力，可進一步成長低溫矽晶，並整合具備 Wafer bonding 能力。

從子計畫三之成果可知經由計算結果顯示：晶圓表面溫度不均勻的主因是受到熱輻射的影響，晶圓輻射熱損失主要為燈管部分輻射熱量與晶圓邊緣及底部之能量為爐壁所吸收，少部分由自然對流所引起之損失。環狀鍍金反射環能增加燈管入射至晶圓邊緣的輻射量，可有效地縮小晶圓表面溫差至數度之內。


整體而言，本年度延續了前兩年之研究成果，對 RTP 機台及其應用，提出多項改良技術，不論是設備系統組裝技術，或是理論學術之模型解釋，均對現今 RTP 業界及學術界有所貢獻，這對國內現今半導體設備開發研究是有其助益的，詳細說明將分別於各子計畫報告中提出。




圖二：重覆脈衝 RST 加溫及氧化層均勻度變化




圖三：重覆脈衝 RST 加溫引起之元件特性變化




圖一：重覆脈衝 RST 加溫及氧化層厚度分布




圖四：重覆脈衝 RST 加溫引起元件之界面陷阱



圖五: 重覆脈衝 RSO 氧化生長元件經不同溫度退火之 C-V 曲線




圖八: RSO 氧化層經 850°C POA 厚度幾乎不變




圖六: RSO 與 RTO 元件經 800°C 退火之 C-V 曲線




圖九: 八吋晶圓於氬氣體退火處理製程圖




圖七: RTO 氧化層經 850°C POA 厚度變厚



圖十: 經 UHV 預烤及氬氣處理之氧化層 SIMS 分析圖




圖十一: MOS 發光效率與表面粗糙度之關係圖




圖十四: 在反射環 Y 方向不同位置鍍上面積比為 50%及 62.5%之反射面



圖十二: 厚度為 700nm 之 SOI 晶圓粘合 XTEM 圖



圖十五: 在反射環 Y 方向不同位置鍍上反射面時之晶圓表面溫度分佈等位圖



圖十三: 水平式快速熱處理爐熱流模型

表一 晶圓表面溫差在 ΔT 範圍內之面積使用率(反射環 Y 方向鍍金層面積比為 50%及 62.5%在不同區域時)

$\Delta T (\pm K)$	位置與比率	底部區域鍍金面積比	中間區域鍍金面積比	頂部區域鍍金面積比	中間區域鍍金面積比
		50%	50%	50%	62.5%
1		67.3	76.8	68.8	73.4
2		88.2	92.8	78.6	97.4
3		100.0	100.0	83.5	100.0
4				87.4	
5				91.4	
6				96.6	
7				100.0	