## 行政院國家科學委員會專題研究計畫 期中進度報告

子計畫一:60 GHz CMOS 高效能無線前端積體電路(1/3)

<u>計畫類別:</u>整合型計畫 <u>計畫編號:</u>NSC92-2220-E-002-015-<u>執行期間:</u>92年11月01日至93年07月31日 執行單位:國立臺灣大學電子工程學研究所

<u>計畫主持人:</u>陳怡然

共同主持人: 呂學士

## <u>報告類型:</u>完整報告

<u>處理方式:</u>本計畫可公開查詢

## 中 華 民 國 93年6月1日

行政院國家科學委員會國家型研究計畫期中報告 總計畫:高效能類比積體電路之研製 子計畫一:60 GHz CMOS 高效能無線前端積體電路(1/3) 計畫編號:NSC 92-2220-E-002-015 執行期限:92年11月1日至93年7月31日 計畫主持人:陳怡然 教授 台灣大學電子工程研究所 協同主持人:呂學士 教授 台灣大學電子工程研究所

一、大綱

近年來由於無線通訊帶給人們便利 的生活,然而由於與日俱增的需求,頻 寬已漸不敷使用,所以無線通訊逐漸移 向更高頻率。自90年代中期起,互補式 金氧半電晶體(CMOS Transistor)已被提 出可應用在射頻積體電路的設計上,但 目前許多高頻率的射頻積體電路設計, 大多仍使用高成本的製程,例如:InP HEMT、GaAs pHEMT、III-V HBT…等,而 互補式金氧半電晶體在射頻積體電路的 研究與設計,大部分都集中在10 GHz 以 下的頻率範圍。因此,對於互補式金氧 半電晶體是否可以應用在 60 GHz 這個 不需要使用執照的工業、科學、醫學頻 段(ISM band)或更高的頻率的收發器製 作,是一個很值得研究的題目。因為互 補式金氧半電晶體是目前被工業界使用 最廣泛的半導體技術,它的製作成本及 電路整合的優點仍是其他半導體技術所 不及的。60 GHz 這個頻段的電路開發已 經有不少研究機構投入,例如:Georgia Institute of Technology 與 IBM 合作 使用 IBM 開發出來的 0.13 µm SiGe 8HP, 來發展 60 GHz 無線區域網路的射 頻積體電路; Berkeley Wireless Research Center 從 2001 年起成立 60 GHz Research Team。相信陸續會有更多 研究機構會投入 60 GHz 無線網路積體 電路研發。

二、採用方法

本計畫將致力於 60 GHz 收發器之前 端建構元件的研究與設計,例如:壓控 振盪器、低雜訊發大器、混波器及除頻 器。本計畫預計三年完成。第一年:首 先對相關領域最近的技術發展趨勢做研究,搜尋及研讀文獻。再來對目前的矽 製程做量測及特性分析,然後設計測试 主動元件與下線,評估矽製程元件的 能極限,並用來驗證元件是否適合 60 GHz 的應用。第二年:因為晶圓代工廠沒 有考慮到如此高頻的應用,所以需要利 開前一年所下線的測試主動元件來驗證 可或缺的一環,因此也需要下線、測試 對與模擬。第三年:根據模擬的結果做 佈局、下線與量測,最後做積體電路修 正與最佳化。

三、可能遭遇的困難

- 1. 目前 CIC 所提供的 0. 18um CMOS 的  $f_T$ 及  $f_{max}$  可能不足以應用到 60 GHz 的電 路設計。
- 缺乏量測儀器:量測是本計畫的一大 難題,所需的儀器都非常昂貴。
- 旣有 Model 可能不敷本計畫使用,所 以需要自己設計測試元件來加以驗 證。

四、解決的途徑

- 若元件性能不足,則必尋求更快的製 程來設計電路。
- 尋求國內研究機構,例如:國家奈米 元件實驗室(NDL)、貴重儀器中心,或 國外機構,例如:Georgia Institute of Technology,來協助量測。
- 測試元件下線及量測的結果,可供本 計畫電路設計之參考。

五、預期完成之工作項目:第一年

- 1. 文獻搜尋研讀與架構探討
- 評估晶圓廠所提供的半導體技術,量 測矽製程元件,並作特性分析。
- 3. 設計主動及被動測試元件,及下線。
- 六、第一年成果
- 1. 論文發表:

[1] <u>Yi-Jan Emery Chen</u>, Wei-Min Lance Kuo, Jongsoo Lee, John D. Cressler, Joy Laskar, and Greg Freeman, "A Low Power Ka-Band SiGe HBT VCO Using Line Inductors," *Digest, 2004 IEEE RFIC*, June 2004.

[2] Wei-Min Lance Kuo, John D. Cressler, <u>Yi-Jan Emery Chen</u>, Alvin J. Joseph, "A 21-GHz Inductor-less Quadrature Ring Oscillator Implemented in SiGe HBT Technology," *Proceeding*, 2004 IEEE ISTDM, 2004.

[3] Bhaskar Banerjee, Sunitha Venkataraman, Yuan Lu, Sebastien Nuttinck, Deukhyoun Heo, <u>Yi-Jan Emery Chen</u>, John D. Cressler, Joy Laskar, Greg Freeman, and Dave Ahlgren, "Cryogenic Performance of a 200 GHz SiGe HBT Technology," *Proceedings,* 2003 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, pp. 171-173, September 2003.

2. 主動元件下線:

由於 CIC 所提供 library 的有 效範圍僅止於10 GHz,所以依本計 畫需求,設計主動元件下線,並驗 證其模型。圖(一)為 NMOS 的直流特性 曲線圖,紅色曲線是模擬的結果,藍色 曲線是量測的結果:其中 NMOS 的大小 為:W=5um、L=0.18um、finger=15,等 效 W=75um。直流偏壓的狀況為:Vgs 從 0.5V 到1.5V, Vds 從0 V 到1.8 V。經由 比較圖(一)的模擬與結果曲線圖,可以 得知曲線的形狀很類似,但量測結果均 小於模擬結果,且觀察得到閘極與汲極 的電壓逐漸升高時,電流大小的差異就 越明顯。圖(二)為 PMOS 的直流特性曲線 圖,紅色曲線是模擬的結果,藍色曲線 是量测的結果,其中 PMOS 的大小為:

W=5um、L=0.18um、finger=5, 等 数 W=25um。直流偏壓的狀況為:Vg  $\mathcal{U}$ -0.5V 到-1.5V,Vd  $\mathcal{U}$ 0 V 到-1.8V。經由比較 圖(二)的模擬與結果曲線圖,可以得知 曲線的形狀跟 NMOS 的狀況也很類似,量 測結果也均小於模擬結果,且觀察得到 閘極與汲極的電壓逐漸升高時,同樣的 電流大小的差異也就越明顯。



圖(一) NMOS 直流特性曲線圖



圖(二) PMOS 直流特性曲線圖

圖(三)為 NMOS 的高頻 S 參數曲線 圖。紅色曲線是模擬的結果,藍色曲線 是量測的結果,其中 NMOS 的大小為: W=5um、L=0.18um、finger=15,等效 W=75um。直流偏壓的狀況是:Vg=0.7V 、 Vd=0.9V,頻率從1 GHz~40 GHz。圖(四) 為 PMOS 的高頻 S 參數曲線圖。紅色曲線 是模擬的結果,藍色曲線是量測的結 果,其中 PMOS 的大小為:W=5um、 L=0.18um、finger=5,等效 W=25um。直 流 偏 壓 的 狀 況 是 : Vg=-0.7V 、 Vd=-0.9V,頻率從1 GHz ~ 40 GHz。

觀察圖(三),高頻 S 參數的模擬結 果跟量測結果有明顯不同,只有在較低 頻率的時候,模擬與量測結果才比較接 近,尤其是 $S_{21}$ 下降的速度比模擬結果更 快,在1 GHz 相差1dB,但在10 GHz 的時 候卻差了6 dB,在30 GHz 時相差了快 10dB。

觀察圖(四),高頻 S 參數的模擬結 果跟量測結果與 NMOS 一樣有明顯的不 同,只有在較低頻率的時候,模擬與量 測結果才比較接近,特別是 S<sub>21</sub>的曲線 圖,顯示出 PMOS 高頻率時不適合用來當 做放大器使用。



圖(三) NMOS 高頻 S 參數曲線圖



圖(四) PMOS 高頻 S 參數曲線圖

3. 60 GHz CMOS VCO 電路初步模擬結果:

在許多通信系統中,振盪器是重要 的組成元件。圖(五)是一個60 GHz CMOS LC-tank VCO 的架構圖。其中 VCO core 部分採用 NMOS 交錯耦合差動對,以正回 授的方式產生 negative resistance 用 來補充因 LC tank 所產生的耗損; LC-tank 使用線型電感及 MOSCAP 當作 varactor,利用控制 MOSCAP 汲極端的電 壓來改變 MOSCAP 電容達到調頻的效果。 VCO 偏壓是使用 MOSFET 電流源提供 VCO core 穩定的電流源。輸出端與 VCO core 之間用一個以 common-source 放大器 作為 output buffer,以避免負載效應。

圖(六)是用此 CMOS LC-tank VCO phase noise 的模擬結果。經過軟體模擬 後,得到 VCO 的相位雜訊在偏移中心頻 率1 MHz 時,為-92.82dBc/Hz;在偏移中 心頻率100 KHz 時,為-71.45dBc/Hz。VCO 的 偏 壓 為 : VDD=1.2V 、 Vbuf=1.2V 、 Vbias=1.5V、Vtune=0.8V。



圖(五) CMOS LC-tank VCO 架構圖



圖(六) VCO Phase noise 模擬結果圖

圖(七)為用此 CMOS LC-tank VCO 模 擬調頻範圍的結果。調頻電壓為0 V 到 1.8 V,而頻率從 55.2 GHz 變動到 56.1 GHz,其中從0.4 V 到0.8 V 是線性調頻 區。經由計算可以得到調頻參數在0.4V 到0.8V 之間約為1.375 GHz/V。表(一) 是此 CMOS LC-tank VCO 模擬特性的總整 理。



圖(七) VCO 模擬 tuning range 結果圖

中心頻率	55.8 GHz
相位雜訊	<u>-92.28dBc/Hz@1MHz</u>
	offset
調諧範圍	0.9 GHz
功率消耗	15.7 mW

表(一) VCO 初步模擬結果列表

## 七、參考文獻

 Tiebout, M.; Wohlmuth, H.-D.; Simburger; W." A 1 V 51GHz fully-integrated VCO in 0.12 μm CMOS", ISSCC Digest of Technical Papers, vol. 1, pp. 300 -468, Feb. 2002
HongMo Wang, " A 50 GHz VCO in 0.25 μm CMOS",ISSCC Digest of Technical Papers, vol. 44, pp. 372 -373, Feb. 2001
De Ranter, C.R.C.; Steyaert, M.S.J." A 0.25 μm CMOS 17 GHz VCO", ISSCC Digest of Technical Papers, vol. 44, pp. 370 -371, Feb. 2001