

行政院國家科學委員會專題研究計劃成果報告

晶片整合電子構裝(MCM與MCP)之製程及可靠度分析

**Manufacturing and Reliability Analysis of Multi-Chip Integrating Electronic Packages (MCM and MCP)-Second year**

計劃編號：NSC90-2216-E002-033

執行期限：90年8月1日至91年7月31日

主持人：莊東漢教授 台灣大學材料系

一、中文摘要

本計劃主要針對可攜式電子產品之縮小體積與增強功能需求，為了滿足此需求，多顆晶片整合構裝被視為有效的解決途徑，其中「多晶模組MCM」與「多晶構裝MCP」正受到相關業者的高度重視。本計劃針對其可靠性進行評估，所採用的可靠度試驗項目除了傳統的冷熱循環試驗，另外利用微小負荷試驗積進行動態疲勞試驗。

關鍵詞：冷熱循環、可靠度試驗、冷熱循環試驗、動態疲勞試驗。

Abstract

This project targets primarily to size reduction and performance enhancement of portable electronic devices. For this purpose, multi-chip integrating packages have been considered as an effectual alternative, with the multi-chip modules (MCM) and the multi-chip packages (MCP) favored by manufacturers in related fields. The effort of this study

has been concerned with the evaluation of the reliability of MCM and MCP packages for portable electronic devices. As for the reliability tests in this project, dynamic fatigue tests by utilizing a microforce tester will be performed in addition to conventional temperature cycling tests.

KEYWORDS: Multi-Chip Module (MCM), Multi-Chip Package (MCP), reliability test, temperature cycling tests, dynamic fatigue tests

二、計劃源由與目的

「多晶模組(Multi-Chip Module, MCM)」是將多數 IC 晶片封裝於一模組內，為一項發展已久的晶面整合技術，而「多晶構裝(Multi-Chip Package, MCP)」是將多數 IC 堆疊並封裝成一顆構裝，最近深受矚目。這兩項晶片整合之技術均為可攜式電子產品提高電氣特性及縮小體積的有效解決方式<sup>[1,2]</sup>。「多晶構裝(MCP)」與「多晶模組(MCM)」雖然在構裝形態與製程上略有不同，但由於均是將多顆晶片進

行系統整合的技術，因此在可靠性考量上有其相通之處：這些晶片整合構裝相對於一般傳統電子構裝均具有較佳之系統可靠性，這是因為晶片整合技術省略了至少一整個構裝層次，如此將大幅降低接點數目及聯線長度，相對的減少了破損敏感位置，因而可提高系統的可靠性。然而由於晶片整合構裝同時承載許多昂貴的晶片，任何單獨組件甚至接點的損壞，均將造成整組構裝的報廢，因此其可靠性的驗證更為電子業者所關切<sup>[3-7]</sup>。

### 三、結果與討論

撓度彎曲疲勞試驗顯示裂紋閉合的整體構裝電阻增加率均隨循環週次而增加，且大略可區分成三個不同階段，分別為緩慢增加期、線性增加期及急速增加期。對照金相結果亦發現裂紋長度與電阻值呈線性變化關係，証實可以由簡單的電阻量測方式來了解整個裂紋成長速率(da/dN)的演進歷史，進而對 da/dN 進行數學描述。另外，裂紋位置總是出現構裝體最外圍邊界錫球接近銅墊處，符合有限元素分析的結果，並且由疲勞裂紋型態看來均屬延性破裂模式。

表 1 為不同振幅疲勞試驗之破壞壽命，提高撓度均使壽命急速下降，因為撓度大則 $\Delta\varepsilon$ 明顯增大，壽命符合 Coffin-Manson 方程式的預期；然而較低的平均壽命，其數據的離散程度卻明顯降低許多；例如撓度由 1% 提高到 2% 時，壽命降低了約有 12 倍之多，但標準差與平均值的比值則由 0.56 降低 0.34，顯然在低的平均壽命下，壽命較趨於一致。在可靠度分析的機率分佈

分別以機率圖紙法及卡方(Chi-Square;  $\chi^2$ )測試法來驗證適用的壽命機率分佈(圖 1 至圖 6)，結果發現低撓度適用韋伯分佈，高撓度則成對數常態分佈。

### 四、計畫成果自評


本計畫目前完成動態疲勞試驗極其可靠度統計分析，另外正進行冷熱循環試驗，未來將比較兩項試驗結果的一致性。對於動態疲勞試驗亦確定以電阻量測可有效監測破損壽命，對後續實驗極有助益。

### 五、參考文獻


- 1.N.Sherwani, Q. Yu and S. Badida: Introduction to Multichip Modules, John Wiley & Sons, 1995.
- 2.廖錫卿，“覆晶堆疊晶片整合-跨世紀的為系統整合技術”，電子與材料，第 6 期 (2000) pp.76-84
- 3.L.L. Mercado, V. Sarihan, Y. Guo and A. Mawer, IEEE Transactions on Advanced Packaging, Vol.23, No.3, pp.415-420, 2000.
- 4.S.J. Ham and S.B. Lee, Experimental Mechanics, Vol.367, No.2, pp338-344,1996.
- 5.A.R. Syed, Proceedings of the 1996 Electronic Components and Technology Conference, pp. 1211-1216, 1996.
- 6.Q. Yu and M. Shiratori, Advances in Electronic Packaging, ASME EEP-Vol. 26-1, pp.239-246, 1999.
7. Q. Yu and M. Shiratori, Advances in Electronic Packaging, ASME EEP-Vol. 26-1, pp.271-275, 1999.

表一 不同震幅彎曲疲勞試驗


1%振幅	1.5%振幅	2%振幅
2169	2521	1081
4965	1457	589
2641	1393	605
11165	1030	625
12198	928	505
4479	550	534
11137	2456	347
13194	1480	339
7788	1256	550
6814	1561	830
5468	612	764
2815	1579	548
	840	
	1027	




圖一 震幅 1% 破損機率分析 (對數常態分佈)




圖二 震幅 1% 破損機率分析 (韋伯分佈)




圖三 震幅 1.5% 破損機率分析 (對數常態分佈)



圖四 震幅 1.5% 破損機率分析 (韋伯分佈)



圖五 震幅 2%破損機率分析 (對數常態分佈)



圖六 震幅 2%破損機率分析 (韋伯分佈)