

行政院國家科學委員會專題研究計畫 期中進度報告

可應用於軟性電子的 TFT 電路設計技術之開發--子計畫
三：軟性電子之強健及微小化的顯示驅動及其週邊電路設
計(1/3)

期中進度報告(完整版)

計畫類別：整合型

計畫編號：NSC 95-2220-E-002-019-

執行期間：95 年 08 月 01 日至 96 年 07 月 31 日

執行單位：國立臺灣大學電子工程學研究所

計畫主持人：李泰成

報告附件：出席國際會議研究心得報告及發表論文

處理方式：期中報告不提供公開查詢

中 華 民 國 96 年 05 月 28 日

行政院國家科學委員會專題研究計畫成果報告

總計畫：軟性電子計畫 (1/3)

協同計畫：軟性電子之驅動電路(Driving circuits in flexible display)

計畫編號：95-2220-E-002-019-

執行期限：95 年 8 月 1 日至 96 年 7 月 31 日

主持人：闕志達教授 台灣大學電子工程研究所

子計畫主持人：李泰成教授 台灣大學電子工程研究所

計畫參與人員：姜俊宇 林政校 台灣大學電子工程研究所

一、中文摘要

隨著多媒體行動裝置的普及，顯示器技術也跟著革命與發展。輕、薄、低功率消耗、省成本都不斷地被要求。因此，顯示器面板與驅動電路的整合是我們所尋求的目標，而且這也可實現電子書、可撓式顯示器等技術。計畫中將使用 N 型非晶矽薄膜電晶體 (N-type amorphous silicon thin film transistors, N-type a-si TFT) 來整合驅動電路，不像 CMOS 製程，而是只能使用 N 型 TFT 來設計電路。我們將提出 6-bit R-2R DAC、移位暫存器與緩衝放大器電路。

在顯示器驅動系統的資料驅動電路中，移位暫存器 (Shift register) 在掃描線開啟時，逐一地將數位化的視訊資料儲存至 latch 中。其實際的操作頻率和顯示器的解析度與資料信號介面有關，以 6-bit LVDS 傳送 1024x768 的 XGA (Extended Graphics Array) 為例，在 60Hz 的圖框頻率 (Frame Rate) 下，每條掃描線的開啟時間約為 $1/60/768$ 秒 = 21.7 微秒 (46.1KHz)，在每條掃描線開啟的時間內要以 5 組線傳送 $1024 \times \text{RGB} \times 6 \text{ bit} = 18432 \text{ bit}$ ，可估計移位暫存器的操作頻率約為 $(18432 \text{ bit}/5) / 21.7 \text{ 微秒} = 170 \text{ MHz}$ 。

而數位/類比轉換器 (Digital/Analog Converter, DAC) 可將數位訊號轉換成所要對應的畫素電壓，再利用類比緩衝放大器 (Analog Buffer Amplifier) 放大驅動能力，

來推動面板畫素陣列的資料線負載，進而將電壓寫至面板的畫素電極上 (如圖 1) [1]。

關鍵字：a-si TFT (Amorphous Silicon Thin Film Transistors)、R-2R ladder、shift registers、analog buffer amplifier




圖 1. 顯示器驅動系統中的資料驅動電路

二、計畫概述

在軟電計畫中，將利用非晶矽薄膜電晶體 (Amorphous Silicon Thin Film Transistors, a-si TFT) 整合驅動電路至顯示器面板內。因 a-si TFT 的轉導值很小，所以只有 N 型 (N-Type) 可以使用，這將造成電路設計上面臨許多的挑戰。然而，將驅動電路整合至顯示器面板也帶來了許多前瞻性的優點，例如節省成本、可撓式顯示器的應用等。因此，藉以發展整合技術，將可在顯示器產業上推出更具成本競爭與應用層面廣的產品。

利用 R-2R 階梯結構 (圖 2) 來實現二進位權重，並且使用 TFT 操作在線性區的電壓-電流

線性特性以取代電阻元件[2][3]，這可以消除大結構電阻值分佈的問題。而且當開關切換時，流經 TFT 的電流不會改變，能保持這些節點電壓固定不變，因此擁有較快的速度。

下線的兩個電路分為 Linear 6-bit R-2R ladder 與 Nonlinear 6-bit R-2R ladder，前者利用線性的特性來實現 6-bit DAC，這將可使顯示系統具有 64 個灰階。然而，人類眼睛對亮度變化的敏感度在黑暗與光亮的環境中並不相同，通常人眼在較黑暗的環境下對亮度的敏感度高於光亮的環境，所以不能以等級距的亮度來實現灰階，因此，必須在資料驅動電路外做 gamma-corrected。

所以，一般的作法有兩種(如圖 3)[4]：一、使用線性的 DAC，且在系統端將輸入訊號做 gamma 校正，但必須付出增加數位資料位元數的代價；二、使用線性輸入與非線性的 DAC，而在驅動系統外利用電阻分壓實現 gamma 校正。




圖 2. 利用 R-2R 二進位權重實現 6-bit DAC




圖 3. Gamma-corrected

再者，以 LCD 驅動系統為例[5]，顯示驅動系統還需要考量畫素開關對穿透介質與背光源的影響(圖 4)，因此，顯示系統的輸出是

經過穿透介質與背光源後才形成 gamma 曲線的，所以在第二個電路 (Nonlinear 6-bit R-2R ladder) 中將直接在 R-2R ladder 上做 gamma 校正，而不需要增加數位資料位元數，且因不需要外加電阻分壓而可消弭電阻值不匹配的問題。




圖 4. LCD 驅動電路系統與穿透度及背光源的關係

三、子計畫成果簡述

下面將簡述我們所設計的三種電路：

1) 6-bit R-2R DAC；2) 移位暫存器；3) 緩衝放大器電路：

1) Linear 6-bit R-2R ladder

圖 5 為線性 6-bit R-2R ladder 的電路圖，每個 TFT 的寬長比(W/L)為(100um/8um)。D1~D6 為 6 位元的輸入訊號 (low: 0V; high: 25V)，D7~D12 則分別為 D1~D6 輸入訊號之反相。Vg 則為奇數編號 TFT 的閘極電壓 (25V)。輸入電壓 Vin 使用 15V 將可確保所有的 TFT 操作在線性區，且可在輸出電流端 Iout 得到將近 19uA 的最大電流值 (圖 6)。

由模擬結果可以看出 MSB 將有較大的電流提升，這導致 D1 (M2) 為 high 時，節點 2 將得到較多的電流，造成 bit33~bit64 的電流值都被提升了，因此，INL 與 DNL 也都有將近 1 的誤差 (表 1)。






圖 5. 線性 6-bit R-2R ladder



(a)



(b)(c)







圖 6. (a) 線性 6-bit R-2R ladder 之 Iout 電流，每 bit 週期皆為 10us；(b) 上為 INL、下為 DNL (正規化後)

為了降低 MSB 上的分流誤差，我們將電路的 TFT 尺寸做了微調，將 M1 寬度減少 (W/L=96um/8um) 以增加其阻值，使流過節點 2 的電流減少，這可使得每個位階都有較為均勻的值 (圖 7)，而 INL 與 DNL 的最大值也分別減少為 0.299、0.314 (表 1)。



(a)



(b)(c)

圖 7. (a) 線性 6-bit R-2R ladder 之 Iout 電流 (微調後) (b) 上為 INL、下為 DNL (微調後)

TFT M2 size (W/L)	INL _{MAX}	DNL _{MAX}
100um/8um	0.973 (485us)	0.971 (325us)
96um/8um	0.299 (485us)	0.314 (165us、485us)

表 1. INL 與 DNL 所產生的最大值

2) Nonlinear 6-bit R-2R ladder

將 Linear 6-bit R-2R 的電流曲線與 source driver 所要表現在畫素電極上的曲線相比較 (如圖 8a) [6]，可以看出中間部分展現出較為線性的差距 (8b)，而較大的非線性差距則是出現在前後的 16 個位階上。所以必須把 R-2R 的線性曲線做片段線性的調整，這須改變 R-2R 曲線的斜率，而且在調整的同時還必須考慮到因使用片段線性，而使得整條曲線會有不連續與非單調上升的情形發生，因此，還要將曲線的一小部份做提升。這些調整我將使用三種方式來表達：

- a). increase current slope (增加電流斜率)；
- b). decrease current slope (減少電流斜率)；
- c). promote current (提升電流值)。




圖 8. R-2R 電流輸出曲線與參考線的比較

a) . 增加電流斜率) :

若在節點 1 與 3 中加上一個閘極由 D1 控制的 TFT (圖 9) , 且設計其 $W/L=400\mu m/8\mu m$ 。將使得 D1 為 high 時, 整個 R-2R 阻值將會變成原來的 $3/4$, 在 V_{in} 仍為 15V 的情況下, 節點 1 的電流將會增加為原來的 $4/3$ 倍。因此, MSB 為 1 時的位階將有較多的電流流至節點 3 (圖 10) , 造成較大的分流位階。




圖 9. (a) 加上由 D1 控制 TFT 閘極的 R2R ;
(b) 圖 a 之等效阻值




圖 10. 加上由 D1 控制 TFT 閘極後, I_{out} 的電流值

b) 減少電流斜率

若在節點 1 與 15 (I_{dump}) 中加上一個閘極由 D1 控制的 TFT (圖 11) , 且其 $W/L = 400\mu m/8\mu m$ 。將使得 D1 為 high 時, 這些電流被引至 I_{dump} 端, 因此, MSB 為 1 的位階將得到較少的電流分流 (圖 12) 。




圖 11. (a) 加上由 D1 控制 TFT 閘極的 R2R ;
(b) 圖 a 之等效阻值




圖 12. 加上由 D1 控制 TFT 閘極後, I_{out} 的電流值

III) .promote current:

c) .promote current (提升電流值)

若在節點 1 與 14 (I_{out}) 中加上一個閘極由 D1 與 D2 控制的 TFT (圖 13) , 且其皆為 $W/L = 100\mu m/8\mu m$ 。將使得 D1、D2 為 high 時, 整個 R-2R 阻值將會變成原來的 $10/11$, 在 V_{in} 仍為 15V 的情況下, 節點 1 的電流將會增加為原來的 $11/10$ 倍, 且將由節點 3 把部份分流電流引至 I_{out} 端。因此, D1 與 D2 同時為 1 時的電流位階將直接被提升 (圖 14) 。




圖 13. (a) 加上由 D1 與 D2 控制 TFT 閘極的 R2R；
(b) 圖 a 之等效阻值




圖 14. 加上由 D1 與 D2 控制 TFT 閘極後， I_{out} 電流值

圖 15 中的藍線則為我利用上述的三種改變 R-2R 電流分流的方式而調變出來的電流曲線(位元週期為 100us)，其曲線為一單調上升的曲線。而綠線則為欲模擬的參考線[6]。圖 16 為 gamma-corrected 後的電流值與參考線的差值(藍線)，圖中最大的誤差出現在 50us(第一個位階)的 -173.0612nA。




圖 15. 利用 R-2R 結構 gamma-corrected 後的電流值
(藍線) 與參考線(綠線)之比較




圖 16. 利用 R-2R 結構 gamma-corrected 後的電流值
與參考線的差值(藍線)

c). Shift Register[9]

液晶顯示器的輸入控制訊號頻率並不高，因此利用分工(multiplexing)的方式，將部份輸入訊號合成一組訊號，減低接腳的數目。為了得到這個好處，在 LCD panel 上，必須能夠實現 DEMUX，將輸入的訊號回復成並聯訊號。將串接訊號轉成並聯訊號(serial to parallel)最基本的電路就是 shift register，因此我們將利用 a-Si TFT 實現 shift register。圖 17 為電路架構圖，圖 18 則為其在 loading 為 320x240 pixel 下的輸出模擬波形。











圖 17. Shift Register 電路圖



d) .0p Amp

由於資料線上有負載，若由 DAC 直接去驅動資料線，可能會造成驅動能力不足。因此需要一個類比緩衝放大器，驅動畫素陣列的大負載。有鑒於此，我們嘗試去設計出一個 Op Amp。在設計的過程中，我們發現 TFT 本身的 mobility 相當的小，造成 gm 亦相當的小，因此我們發現若要使 Gain 達到較理想的數值，那就需要把 Rout 的值變的相當大，所以我們在設計的架構中加 入了負電阻，使其能與正電阻並聯之後，達到一個相當大的值，進而提高整個 Op Amp 的增益。圖 19 為電路架構，圖 20 為模擬結果，圖 21 為將此 Op Amp 接成 buffer 時，輸入為方波時，輸出端的響應。



四、計畫成果自評

軟性顯示器最大的挑戰就是將以往 CMOS 製程的驅動 IC 整合至軟性面板中，且要使用的是電晶體為速度慢上數個數量級的 N 型非晶矽薄膜電晶體 (N-type amorphous silicon thin film transistors, N-type a-si TFT)，這將造成驅動電路設計面臨許多挑戰。最近有許多論文也致力於非晶矽薄膜電晶體在驅動電路與面板上的電路整合，例如掃描驅動電路線與面板的整合[7][8]，以減少面板與外部的連接線，可減低封裝接線的錯誤與成本。

因此在我 gamma-corrected 的 6-bit R-2R 中，也將原本在驅動系統外做的 gamma 校正直接整合至資料驅動電路的 DAC 上，這構想可以省去大結構電阻值分佈的使用，更可隨著穿透介質的改變，而調整 R-2R DAC 的曲線。我的電路是模擬以液晶為穿透介質的例子，未來如有 LED 軟板背光源，若其穿透特性與開關呈現線性特性，R-2R DAC 便可直接做出 gamma curve ($y = x^{2.2-2.5}$, y 為亮度值, x 為輸入資料值)。如此也可增加 R-2R DAC 在驅動電路使用上的適應性。

五、佈局平面圖



Size: $10565\mu\text{m} \times 1800\mu\text{m} = 19.017\text{mm}^2$
Pad number : 66

六、參考文獻

- [1] Tetsuro Itakura, Hironori Minamizaki, Tetsuya Saito, and Tadashi Kuroda, "A 402-Output TFT-LCD Driver IC With Power Control Based on the Number of Colors Selected", IEEE Journal, Solid-State Circuits, Vol. 38, No. 3, pp. 503 – 510, March.2003.
- [2] Klaas Bult and Govert J. G. M. Geelen, "An Inherently Linear and Compact MOST-Only Current Division Technique", IEEE Journal, Solid-State Circuits, Vol. 21, No. 12, pp. 1730 – 1735, December.1992.
- [3] Clemens M. Hammerschmied, Qiuting Huang, "Design and Implementation of an Untrimmed MOSFET-Only 10-Bit A/D Converter with 79-dB THD", IEEE Journal, Solid-State Circuits, Vol. 33, No. 8, pp. 1148– 1157, August.1998.
- [4] Po-Ming Lee, and Hung-Yi Chen, "Adjustable Gamma Correction Circuit for TFT LCD", IEEE International Symposium, Circuits and Systems, pp. 780-783, May. 2005.
- [5] Ya-Hsiang Tai, Design and Operation of TFT-LCD Panels, Wu-Nan Book, the first edition, Jun. 2006.
- [6] Chun-Chieh. Chen, Nan-Ku. Lu, "Color-Depth Improvement using Gamma Voltage Control", SID Symposium Digest of Technical Papers, pp. 351-354, June. 2006.
- [7] Byung Seong Bae, Jae Won Choi, Jae Hwan Oh, And Jin Jang, "Level Shifter Embedded in Drive Circuits With Amorphous Silicon TFTs", IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol.53, No.3, March 2006
- [8] Kambiz K. Moez, "An integrated a-Si TFT demultiplexer for driving gate lines in active-matrix arrays", IEEE ISCAS, pp. 940– 943, 2004
- [9] A. Kumar, S. Sambandan, K. Sakariya, P. Servati, and A. Nathan, "Amorphous silicon shift registers for display drivers" American Vacuum Society, Technol A, Vol. 22, No. 3, pp. 981–986, May/Jun 2004

出席國際會議報告

出席人員：李泰成

會議名稱：2007 國際固態電路會議(International Solid-State Circuits Conference)

2007年國際固態電路會議於2月11日至15日在美國加州舊金山舉行，主題為"The 4 Dimensions of IC Innovation"。此會議主要世界最新固態電路設計。ISSCC是IEEE固態電子電路社會贊助的最重要學術會議之一，每年所發表的文章均為工業界，如Texas Instruments、Intel、Infineon及學術界，如UC Berkeley、Stanford University的重要研究成果。今年共選出兩百多篇傑出的論文於大會中報告，接受率僅三成左右。其嚴謹的審核態度亦是該會議受到工業界及學術界重視的主要因素之一。

此議程共分為32個Session加以進行。而本人是被安排在“RF BUILDING BLOCKS”這個Session，發表以“A Delay-Line-Based GFSK Demodulator for Low-IF Receivers”為題之研究成果，並且於會議中參加 Oversampling ADCs、TV Tuners及Nyquist ADC等Sessions，了解目前最新的研究成果，並與現場發表論文的研究者互相交換意見，獲益良多。

今年ISSCC，邀請了許多工業界著名公司的研究人員發表他們對於當前電路發展的現況、種類及未來的展望等。以工業界的眼光提出他們的看法，可以提供習慣以學術眼光來看待事情的我們帶來不同的思維及刺激。其中和我的研究領域有相當密切關係的是Prof. J. Craninckx，及其研究團隊所發表“A 65fJ/Conversion-Step 0-to-50MS/s 0-to-0.7mW 9b Charge-Sharing SAR ADC in 90nm Digital CMOS”，利

用數位技術及非同步技術，達到小面積及低功率，可見數位補償類比電路的方向來走。

藉著這次參加國際會議的機會發表研究成果，不僅可以將自己研究的技術介紹給國際上的相關研究人員認識，也可以觀察國際上著名大學及公司的研究進度而不至於閉門造車。並且觀摩別人如何介紹其研究成果，交換彼此的研究心得，體認當前的發展趨勢；對於學術交流、增進國際視野和增廣見聞頗有助益。