Skip navigation
中文
English
DSpace
CRIS
首頁
單位
研究人員
研究成果檢索
分類瀏覽
單位
研究人員
研究成果檢索
學術出版
幫助
登入
中文
English
NTU Scholars
研究成果檢索
瀏覽 的方式: 作者
或是輸入前幾個字:
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
排序方式:
升冪
降冪
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 147 到 159 筆資料,總共 159 筆
< 上一頁
公開日期
標題
作者
來源出版物
scopus
WOS
全文
2004
Value-conscious cache: Simple technique for reducing cache access power
Chang, Y.-J.; Yang, C.-L.; CHIA-LIN YANG
; FEI-PEI LAI
Design, Automation and Test in Europe
2
0
2004
Workload characterization of the H.264/AVC decoder
CHIA-LIN YANG
; Shih, T.-T.; Yang, C.-L.; Tung, Y.-S.; CHIA-LIN YANG
Lecture Notes in Computer Science
2004
Workload Characterization of the H.264/AVC Decoder.
CHIA-LIN YANG
; Shih, Tse-Tsung; Yang, Chia-Lin; Tung, Yi-Shin; CHIA-LIN YANG
Advances in Multimedia Information Processing - PCM 2004, 5th Pacific Rim Conference on Multimedia, Tokyo, Japan, November 30 - December 3, 2004, Proceedings, Part II
2008
兆級晶片系統前瞻技術研究-子計畫一:平台式系統晶片之節能記憶體架構(2/3)
楊佳玲
2008
兆級晶片系統前瞻技術研究-子計畫一:平台式系統晶片之節能記憶體架構(3/3)
楊佳玲
2004
先進電子設計自動化技術研發─子計畫一:極大型混合尺寸模組的平面規劃與擺置(1/3)
楊佳玲
2005
先進電子設計自動化技術研發─子計畫一:極大型混合尺寸模組的平面規劃與擺置(2/3)
楊佳玲
2003
多媒體通訊系統中可重組化運算技術之研究─子計劃一:可重組化運算之系統分析與設計(I)
楊佳玲
2003
嵌入系統中低功率快取記憶體結構之設計(1/2)
楊佳玲
2004
嵌入系統中低功率快取記憶體結構之設計(2/2)
楊佳玲
2008
省電與性能最佳化技術:從應用面至系統面之探討-子計畫三:考量能量之網路架構晶片軟硬體共同合成架構 (新制多年期第1年)
楊佳玲
2007
省電與性能最佳化技術:從應用面至系統面之探討-子計畫三:考量能量之網路架構晶片軟硬體共同合成架構 (新制多年期第2年)
楊佳玲
2002
預先擷取鏈結資料結構之可程式化記憶體階層
楊佳玲