Skip to main content
English
中文
Log In
Log in
Log in with ORCID
NTU Single Sign On
Have you forgotten your password?
Home
.National Taiwan University / 國立臺灣大學
Project / 研究計畫
應用於第三代定序資料分析糾錯之硬體加速器架構與晶片設計
應用於第三代定序資料分析糾錯之硬體加速器架構與晶片設計
Details
Primary Data
Project title
應用於第三代定序資料分析糾錯之硬體加速器架構與晶片設計
Internal ID
111-2221-E-002-172-MY3
Principal Investigator
CHIA-HSIANG YANG
Start Date
August 1, 2022
End Date
July 31, 2023
Organizations
Electrical Engineering
Partner Organizations
National Science and Technology Council