A Hybrid-Calibration Method for 10bit 200MS/s Pipelined ADC with Noise-Cancellation LDO Supply
Date Issued
2014
Date
2014
Author(s)
Tseng, Chung-Ming
Abstract
隨著製程進步，純類比電路越來越困難設計，遭遇到嚴重的表現取捨，使得高表現低功耗難以達成。因此本論文借助校正系統的幫助，來使類比電路提高表現，去達成高表現低功耗的目標。在本論文中我們實現了一個高速且低功率的十位元管線式類比數位轉換器和一個應用在時脈系統中高速抽載下的低電壓穩壓器。高速且低功率的十位元管線式類比數位轉換器結合了我們提出的混合式校正方法來達到比他人校正方法更快的校正速度達近2倍且省下數位電路面積。而用在時脈系統中高速抽載下的低電壓穩壓器，結合提出的時脈補償機制，使其穩壓效能比傳統穩壓器更快穩定達3倍以上。
根據量測的結果，結合我們校正系統的類比數位轉換器晶片在10MS/s的取樣頻率下，對於1MHz的輸入頻率下SNDR為53.5dB，SFDR為70dB。而在還沒校正前，電路的SNDR和SFDR僅有28.5dB和32.6dB。當時脈升至200MS/s時，SNDR及SFDR分別降為46.1B及60.8dB。在200MS/s的操作頻率之下，電路的消耗功率為20.4mW。而另一顆晶片--低電壓穩壓器晶片在時脈為10MHz的系統下(抽載時變率100MHz)的情況下達到穩定僅需8ns，在時脈為20MHz的系統下(抽載時變率200MHz)的情況下達到穩定僅需11.6ns。
Subjects
類比數位轉換器
Type
thesis
File(s)![Thumbnail Image]()
Loading...
Name
ntu-103-R00943017-1.pdf
Size
23.32 KB
Format
Adobe PDF
Checksum
(MD5):a54f8d125d14805fa7ee43a096c279df