電子封裝過程晶片應力與溫度分佈量測
Date Issued
2001
Date
2001
Author(s)
周元昉
DOI
892212E002104
Abstract
本計畫係利用壓阻材料受應力與溫度變化時會改變阻值的特性,以MOS製程設計並製作壓阻式應變計於待封裝晶片上,量取晶片於封裝過程的應力及溫度變化。
先利用測試樑配合四個獨立方程式以校正晶片在不同溫度下壓阻係數與電阻溫度係數。在10mm×10mm晶片上佈置25組共175個壓阻應變計,對每個單獨的壓阻均須製作電橋平衡與放大電路,並利用多工數據擷取系統於封裝過程量取訊號,再經由七個不同的壓阻方向配合七個獨立的方程式,計算出晶片上封裝過程中的應力與溫度分布。
先利用測試樑配合四個獨立方程式以校正晶片在不同溫度下壓阻係數與電阻溫度係數。在10mm×10mm晶片上佈置25組共175個壓阻應變計,對每個單獨的壓阻均須製作電橋平衡與放大電路,並利用多工數據擷取系統於封裝過程量取訊號,再經由七個不同的壓阻方向配合七個獨立的方程式,計算出晶片上封裝過程中的應力與溫度分布。
Subjects
晶片
封裝
應力
溫度
壓阻
Publisher
臺北市:國立臺灣大學機械工程學系暨研究所
Type
report
File(s)![Thumbnail Image]()
Loading...
Name
892212E002104.pdf
Size
461.9 KB
Format
Adobe PDF
Checksum
(MD5):419df484066f41b27687fd2da25982d3