Skip to main content
English
中文
Log In
Log in
Log in with ORCID
NTU Single Sign On
Have you forgotten your password?
Home
College of Electrical Engineering and Computer Science / 電機資訊學院
Electrical Engineering / 電機工程學系
一種減少狀態點數腓特比解碼器的積體電路設計
Details
一種減少狀態點數腓特比解碼器的積體電路設計
Date Issued
1991
Date
1991
Author(s)
林茂昭
陳良基
DOI
2006072511510039025
URI
http://ntur.lib.ntu.edu.tw//handle/246246/6707
Publisher
臺北市：國立臺灣大學電機工程學系暨研究所
Type
report
