Built-In Self-Test for Regularly Structured Circuits
Date Issued
2008
Date
2008
Author(s)
Ko, Tsung-Hisu
Abstract
測試一直是IC產業中不可或缺的一環，如何讓測試變的更有效率，一直是一個重要的議題。當IC元件持續地變小，隨之而來的是IC整體的複雜度大大地提升，這使得測試的難度也變得更高。可靠度是另外一個IC產業中相當重要的議題，尤其是對於某些應用的IC，像是醫療器材或是操控飛機的元件。 在這篇論文裡，我們對於規則架構的電路提出(1)一個可以運用在在線測試的內建自我測試技術(2)一個自我重新裝配的方法來使電路的可靠度提高。在在線測試的過程中，錯誤的區塊將會被找出來，接著電路將會自我重新裝配來保持正確的功能。相較於之前的方法，我們所提出的方法有下列優點: (1)因為我們的使用決定性的內建自我測試電路，所以目標錯誤的偵測是保證的。(2)由於內建自我測試電路利用了原本電路的規則性，輸出響應並不需要額外的儲存起來，這可以減少內建自我測試電路的面積。本技術的限制在於當在線測試的過程中或是自我重新裝測後，效能將會減低。 目前我們所提出的技術適用於由重複的單向元件所組成的規則架構電路，我們把此技術運用在兩個常用的電路來證明他的有效性，分別是前視進位加法器(Carry Look-Ahead Adder)和用在MPEG的處理元件(Processing Element)陣列。前視進位加法器被修改成有自我檢測和自我重新裝配的能力，且內建自我測試電路可以達到幾乎100%的錯誤涵蓋率。至於處理元件陣列和之後的最小值樹，我們設計了一個高錯誤涵蓋率的測試圖樣產生器。
Subjects
self-testing
regular structure
reconfiguration
fault tolerance
Type
thesis
File(s)![Thumbnail Image]()
Loading...
Name
ntu-97-R95921033-1.pdf
Size
23.32 KB
Format
Adobe PDF
Checksum
(MD5):639283f131c7de4e3089cf483a45d3dc