https://scholars.lib.ntu.edu.tw/handle/123456789/149698
標題: | Test Time Reduction for Scan-Designed Circuits by Sliding Compatibility | 作者: | Chang, J. S. 林呈祥 Lin, Chen-Shang |
公開日期: | 1994 | 期: | Nara | 起(迄)頁: | - | 來源出版物: | Asian Test Symposium | URI: | http://ntur.lib.ntu.edu.tw//handle/246246/121612 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。