https://scholars.lib.ntu.edu.tw/handle/123456789/173511
標題: | Area, Delay, Power , and Noise Optimization for Transmission Lines 傳輸線之面積、時間延遲、功率及雜訊最佳化 |
作者: | 張耀文 | 關鍵字: | Balanced and un-balanced trees;buffer;平衡與非平衡的電路;緩衝器 | 公開日期: | 31-七月-2003 | 出版社: | 臺北市:國立臺灣大學電子工程學研究所 | 摘要: | 對於深次微米,高效能電路,當在決定電路延遲時間,電感的效應伴演著一個非常重要的角色。在本 計畫中,我們推導出一個準確的公式來模擬晶片階層之高速電路延遲模型 (buffered RLY/RLC wires and trees)。我們的公式可以處理平衡與非平衡的電路 (balanced and un-balanced trees) 且考慮加入緩衝器 (buffer insertion),並根據180nm的製程技術 (technology)。 For deep-submicron, high-performance circuits, the inductive effect plays a very important role in determining the circuit delay. In this project, we derive accurate formulae for modeling the delays of buffered RLY/RLC wires and trees. Our formulae can handle balanced and un-balanced trees and consider buffer insertion based on the 180 nm technology |
URI: | http://ntur.lib.ntu.edu.tw//handle/246246/19982 http://ntur.lib.ntu.edu.tw/bitstream/246246/19982/1/912215E002036.pdf |
其他識別: | 912215E002036 | Rights: | 國立臺灣大學電子工程學研究所 |
顯示於: | 電子工程學研究所 |
檔案 | 描述 | 大小 | 格式 | |
---|---|---|---|---|
912215E002036.pdf | 252.62 kB | Adobe PDF | 檢視/開啟 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。