https://scholars.lib.ntu.edu.tw/handle/123456789/357312
標題: | Memory latency reduction via thread throttling | 作者: | Cheng, H.-Y. Lin, C.-H. Li, J. CHIA-LIN YANG |
公開日期: | 2010 | 起(迄)頁: | 53-64 | 來源出版物: | Annual International Symposium on Microarchitecture | URI: | http://www.scopus.com/inward/record.url?eid=2-s2.0-79951707102&partnerID=MN8TOARS http://scholars.lib.ntu.edu.tw/handle/123456789/357312 |
DOI: | 10.1109/MICRO.2010.39 |
顯示於: | 資訊工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。