https://scholars.lib.ntu.edu.tw/handle/123456789/388845
標題: | FPGA-Based Subset Sum Delay Lines | 作者: | C.-Y. Wang Y.-Y. Chen J.-L. Huang X.-L. Huang JIUN-LANG HUANG |
公開日期: | 一月-2014 | 起(迄)頁: | 287-291 | 來源出版物: | Asian Test Symposium | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/388845 | DOI: | 10.1109/ATS.2014.60 |
顯示於: | 電子工程學研究所 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。