https://scholars.lib.ntu.edu.tw/handle/123456789/497778
標題: | Logic Synthesis in a Nutshell | 作者: | Jiang, J.H. Devadas, S. JIE-HONG JIANG |
公開日期: | 2009 | 起(迄)頁: | 299-404 | 來源出版物: | Electronic Design Automation | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/497778 | DOI: | 10.1016/B978-0-12-374364-0.50013-8 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。