https://scholars.lib.ntu.edu.tw/handle/123456789/497913
標題: | Timing Macro Modeling for Efficient Hierarchical Timing Analysis. | 作者: | Jiang, Iris Hui-Ru Lee, Pei-Yu HUI-RU JIANG |
公開日期: | 2018 | 起(迄)頁: | 714 | 來源出版物: | 2018 IEEE Computer Society Annual Symposium on VLSI, ISVLSI 2018, Hong Kong, China, July 8-11, 2018 | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/497913 | DOI: | 10.1109/ISVLSI.2018.00134 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。