https://scholars.lib.ntu.edu.tw/handle/123456789/497915
標題: | Performance constraints aware voltage Islands generation in SoC floorplan design | 作者: | Lu, M.-C. Wu, M.-C. Chen, H.-M. Jiang, H.-R. HUI-RU JIANG |
公開日期: | 2007 | 起(迄)頁: | 211-214 | 來源出版物: | 2006 IEEE International Systems-on-Chip Conference, SOC | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/497915 | DOI: | 10.1109/SOCC.2006.283883 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。