https://scholars.lib.ntu.edu.tw/handle/123456789/499118
標題: | A 5-GHz fractional-N phase-locked loop with spur reduction technique in 0.13-μm CMOS | 作者: | Chiu, W.-H. Cheng, C.-Y. Lin, T.-H. TSUNG-HSIEN LIN |
公開日期: | 2010 | 起(迄)頁: | 2996-2999 | 來源出版物: | ISCAS 2010 - 2010 IEEE International Symposium on Circuits and Systems: Nano-Bio Circuit Fabrics and Systems | URI: | https://scholars.lib.ntu.edu.tw/handle/123456789/499118 | DOI: | 10.1109/ISCAS.2010.5538014 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。