郭正邦臺灣大學：電子工程學研究所陳建中Chen, Jian-ZhongJian-ZhongChen2007-11-272018-07-102007-11-272018-07-102006http://ntur.lib.ntu.edu.tw//handle/246246/57589本論文提出考慮邊緣電容對於窄通道完全解離絕緣體上矽N型金氧半元件的閘-源/汲極及源/汲-閘極電容行為之分析。 第一章主要是對SOI元件做簡介，介紹SOI元件的特性以及本論文中所探討的孤島式隔離SOI元件結構，此外我們並說明了邊緣電場效應對於小尺寸SOI元件之影響。 第二章則是比較不同通道寬度的SOI元件受到邊緣電容效應時對總電容的影響，我們也算出邊緣電容對總電容的百分比貢獻，重要的是，我們藉由模擬出邊緣電容和通道寬度的關係來了解窄通道元件在不同通道寬度時邊緣電容的變化。 第三章比較當孤島式隔離SOI元件使用或不使用輕摻雜汲極時，對元件的直流特性分析及邊緣電容對閘-源/汲極電容行為之影響。This thesis reports the analysis of the Gate-Source/Drain and Source/Drain-Gate capacitance behavior of narrow channel FD SOI NMOS Device considering the fringing capacitance. The first chapter introduces the characteristic of the SOI Device and the Mesa Isolation SOI Device. Moreover, we also account for the impact of Fringing Electric Field Effect on the Small- Geometry SOI Device. The second chapter compares the impact on the total capacitance behavior of different channel width SOI Device due to the Fringing Capacitance Effect .we also compute out the percentage contribution of the fringing capacitance on the total capacitance. Above all, we simulate out the relationship of fringing capacitance and channel width to understand the accidence of the fringing capacitance on the different channel width. The third chapter compares the Mesa Isolation SOI Device which uses or not uses Lightly-Doped-Drain on the analysis of DC characteristic and the Gate-Source/Drain capacitance behavior affected by the fringing capacitance.第1章 導論…………………………………………………1 1.1 SOI元件的簡介…………………………………………1 1.2 SOI元件縮小時產生的問題……………………………3 1.3 孤島式隔離SOI元件結構的特性………………………4 1.4 SOI元件的邊緣電場及邊緣電容效應…………………5 1.5 本篇論文的目標 ………………………………………6 第2章 窄通道元件因邊緣電場效應對於邊緣電容行 為之影響……………………………………………7 2.1 簡介……………………………………………………7 2.2 CGS及CGD模擬結果……………………………………8 2.2.1 邊緣電容佔總電容之百分比………………………18 2.2.2 邊緣電容和通道寬度之關係………………………21 2.2.3 討論…………………………………………………24 2.3 CSG及CDG模擬結果……………………………………28 2.4 結論……………………………………………………33 第3章 考慮邊緣電容效應對於有輕摻雜汲極之完全解離絕緣體 上矽N型金氧半元件電容行為之影響……………34 3.1 簡介……………………………………………………34 3.2 直流模擬結果…………………………………………36 3.3 交流模擬結果…………………………………………41 3.3.1 CGS及CGD模擬結果…………………………………41 3.3.2 邊緣電容佔總電容之百分比………………………46 3.3.3 CSG及CDG模擬結果…………………………………48 3.4 結論……………………………………………………51 第4章 總結…………………………………………………53 參考文獻 ……………………………………………………54 第1章…………………………………………………………54 第2章…………………………………………………………55 第3章…………………………………………………………562374218 bytesapplication/pdfen-US絕緣體上矽邊緣電場窄通道邊緣電容電容SOIfringing electric fieldnarrow channelfringing capacitancecapacitancethesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/57589/1/ntu-95-R93943142-1.pdf