郭正邦Kuo, James-B臺灣大學:電子工程學研究所陳瑞祺Chen, Ruei-ChiRuei-ChiChen2010-07-142018-07-102010-07-142018-07-102008U0001-0207200815363900http://ntur.lib.ntu.edu.tw//handle/246246/189115本篇論文研究主要是探討GDTPOM (Gate-level Dual-threshold Total Power Optimization Methodology) 方法最佳化16-bits乘法器數位電路，設計一個使用90奈米MTCMOS標準元件資料庫合成的低功率且高速度之數位電路。第一章簡介CMOS發展的趨勢以及功率消耗對電路的重要性。第二章探討利用90奈米 MTCMOS標準元件資料庫來做最佳化的一些演算法以及標準元件資料庫的時間模型和功率模型，MTCMOS標準元件可分為三種不同臨界電壓，分別是高臨界電壓、標準臨界電壓、低臨界電壓。在分析的過程中，主要是使用到裡面高臨界電壓以及低臨界電壓的標準元件資料庫，因為高臨界電壓的標準元件優點是具有較低的消耗功率，而低臨界電壓的標準元件是具有較快的訊號傳輸速度的優點。第三章是詳細描述GDTPOM方法，而這個方法採用GDSPOM方法中的靜態時序分析，並且加上使用PrimePower來做總功率分析最佳化，而衍伸出來新的方法。先由低臨界電壓標準元件合成出邏輯層次的電路，再由PrimePower工具來執行總功率消耗最佳化，替換部分標準元件為高臨界電壓，最後在使用PrimeTime工具來執行靜態時序分析最佳化來達到時間的限制要求。最後一章則是總結。This thesis reports the Gate-level Dual-threshold Total Power Optimization Methodology (GDTPOM) to optimize 16-bits Wallace tree multiplier digital circuit. Design a low power and high speed digital circuit using 90nm MTCMOS (Multiple-Threshold voltage CMOS) standard cell library. Chapter 1 introduces CMOS development trends and the importance of power dissipation in circuit. Chapter 2 describes some algorithm which using 90nm MTCMOS standard cell library to optimize circuit. It also introduces timing models and power models of standard cell library. MTCMOS standard cell library come in fixed threshold voltage – high threshold voltage cell for low power and low threshold voltage cell for high speed. In chapter 3, we use GDTPOM to optimize multiplier digital circuit. The GDTPOM not only use static timing analysis by GDSPOM but also execute total power optimization in PrimePower tool. First the RTL design synthesis to gate-level netlist by LVT cell. Then, the gate-level netlist execute total power optimization in PrimePower tool. Finally, the gate-level netlist execute timing optimization in PrimeTime tool to meet the timing constraint. Chapter 4 is the conclusion of this research.口試委員會審定書 i試委員會審定書(英文) ii謝 iii文摘要 ivBSTRACT v錄 vi目錄 viii格目錄 x算法目錄 xihapter 1 導論(Introduction) 1.1 互補式矽金氧半發展的趨勢(CMOS Development Trends) 1.2 功率消耗分析(The Analysis of Power Consumption) 3.3 研究目標(Research Goal) 6.4 論文的要點(Thesis Outline) 7hapter 2 相關的MTCMOS技術(Related Work on MTCMOS Technology) 8.1 MTCMOS原理 (MTCMOS Principle) 8.2 雙臨界電壓最佳化演算法(Dual-threshold Optimization Algorithms) 9.2.1 低臨界電壓到高臨界電壓演算法(LVT to HVT algorithm) 9.2.2 高臨界電壓到低臨界電壓演算法(HVT to LVT algorithm) 9.3 標準元件資料庫與模型(Standard Cell Libraries and Models) 10.3.1 標準元件資料庫(Standard Cell Libraries) 10.3.2 時間模型(Timing Model) 11.3.3 功率模型(Power Model) 16hapter 3 邏輯層次下使用雙臨界電壓總功率最佳化方法(Gate-Level Dual-Threshold Total Power Optimization Methodology) 19.1 流程 (Flow) 20.2 效能 (Performance) 26.3 討論 (Discussion) 34hapter 4 結論和未來的方向(Conclusion and Future Work) 38考文獻 406418796 bytesapplication/pdfen-US多重臨界電壓雙臨界電壓低功率高階合成系統晶片MTCMOSdual-thresholdlow powerhigh-level synthesisSOCthesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/189115/1/ntu-97-R95943161-1.pdf