吳瑞北臺灣大學：電機工程學研究所趙嘉瀅Chao, Chia-YingChia-YingChao2007-11-262018-07-062007-11-262018-07-062007http://ntur.lib.ntu.edu.tw//handle/246246/53154在高速數位電路中，微帶線間的串音(crosstalk)現象為影響信號完整度主要因素之一。為了降低耦合線間的串音，可在相互干擾的耦合微帶線間插入一列以接地連通柱(via)形成之導線結構來提供信號保護能力以防備非預期串音干擾，此結構稱之為防護線(guard trace)。 然而，防護線上的接地連通柱若無適當的設計，反而會讓防護線形成另一條干擾線，使得串音問題在受擾線(victim trace)端更加嚴重。因此本文將針對加入接地防護線後，於時域上產生之串音雜訊進行估算及成因分析。並利用實驗與模擬驗證來有效設計接地防護線以降低耦合線間的串音問題。 最後將防護線特性應用於電路延遲線(delay line)設計，用以改善時域反射與穿透(time-domain reflection and transmission, TDR/TDT)信號完整度及延遲時間偏差(time skew)等問題，以提供日後進行相關電路佈線，解決串音問題之設計方式。目 錄 第一章 簡介 …………………………………………………………………… 1 1-1 研究動機 ……………………………………………………………… 1 1-2 文獻回顧與探討 ……………………………………………………… 1 1-3 章節概要 ……………………………………………………………… 2 1-4 成果貢獻 ……………………………………………………………… 3 第二章 串音理論分析 ………………………………………………………… 5 2-1 串音成因與等效電路模型 …………………………………………… 5 2-2 傳輸線電感電容矩陣 ………………………………………………… 7 2-3 耦合線串音雜訊量分析與估算公式推導 …………………………… 7 2-4 耦合線間加入防護線後之串音雜訊抑制效果分析 ………………… 15 第三章 利用多個接地連通柱組成之防護線架構分析 ……………………… 21 3-1 耦合線間加入由接地連通柱組成之防護線串音雜訊分析 ………… 21 3-2 連通柱擺放間距對串音抑制效果與分析 …………………………… 43 3-3 防護線線寬與連通柱結構對串音雜訊抑制效果分析 ……………… 53 3-4 不同的防護線擺放型式對串音雜訊的抑制效果分析 ……………… 57 3-5 嵌入微帶線加入防護線抑制串音雜訊效果 ………………………… 59 第四章 接地防護線的應用--改善延遲線信號完整度 ……………………… 61 4-1 蛇形延遲線 TDR與TDT串音分析 …………………………………… 61 4-2 蛇形延遲線加入防護線後TDR與TDT串音分析 ……………………… 66 4-3 蛇形延遲線加入防護線後對信號完整度的改善 …………………… 69 4-4 螺旋形延遲線加入防護線後對信號完整度的改善 ………………… 78 第五章 實驗驗證 ……………………………………………………………… 83 5-1 防護線接地連通柱擺放間距對串音抑制分析 ……………………… 83 5-2 蛇形延遲線加入防護線後TDR與TDT量測分析 ……………………… 90 5-3 蛇形延遲線加入防護線後眼圖量測分析 …………………………… 97 第六章 結論與未來工作 ……………………………………………………… 107 6-1 結論 …………………………………………………………………… 107 6-2 未來工作 ……………………………………………………………… 108 參考文獻………………………………………………………………………… 10910601743 bytesapplication/pdfen-US串音防護線延遲線crosstalkguard tracedelay linethesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/53154/1/ntu-96-J93921016-1.pdf