王勝德臺灣大學：電機工程學研究所蔡青峰Tsai, Chin FengChin FengTsai2007-11-262018-07-062007-11-262018-07-062006http://ntur.lib.ntu.edu.tw//handle/246246/53453對於混合軟硬體系統，本篇論文利用基於平台的設計方法去設計硬體加速器，在分割軟硬體的過程我們把焦點放在減少軟硬體的溝通花費，我們設計三種架構的硬體加速器並討論如何去測量溝通花費，使用這測量的結果去切割軟硬體。最後我們去分析得到的效能改進的結果。Aiming to a mixed software/hardware system, in this thesis, we make use of the platform-based methodology to design hardware accelerators on FPGAs. We focused on reducing the hardware/software communication overheads in partitioning the codes. We design three kinds of hardware accelerators on FPGAs and discuss how to measure communication costs. The result of the measurement is then used to divide the codes in a hardware/software that enhances the performances of software. Finally we analyze the performances of our designs.目錄 中文摘要 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 2 英文摘要 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 3 誌謝 - - - - - - - - - - - -- - - - - - - - - -- - - - - - - - -- - - - - - - -- - - - - - -- - - - -- 4 目錄 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 5 圖目錄 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -- - -7 表目錄 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 8 第一章、緒論- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 9 1.1研究動機- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -9 1.2研究目標和構想- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -10 1.3論文章節安排 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - --10 第二章、相關研究- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -11 2.1基於平台設計(platform-based)概述- - - - - - - - - - - - - - - - - - - - - 11 2.2 FPGA技術- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 13 2.2.1 FPGA基本組成- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - --14 2.2.2 FPGA設計流程- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -- -14 2.3 NIOS II架構和SOPC 概述 - - - - - - - - - - - - - - - - - - - - - - - - - - 16 第三章、方法- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -19 3.1 JPEG 概述- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -- - - - - - -19 3.2軟硬體設計流程- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - --21 3.3基於平台硬體加速器設計流程- - - - - - - - - - - - - - - - - - - - - - - - 22 3.4分割因子對切割的影響- - - - - - - - - - - - - - - - - - - - - - - - - - - - - 24 第四章、實作過程和實驗結果- - - - - - - - - - - - - - - - - - - - - - - - - - - - - -- 27 4.1實驗說明- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - --27 4.2 分析profiling報告- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 27 4.3實驗的架構 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - --29 4.3.1計算溝通花費- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - --33 4.4 實作JPEG FDCT實驗介紹- - - - - - - - - - - - - - - - - - - - - - - - - --37 4.4.1 JPEG FDCT DATA-FLOW- - - - - - - - - - - - - - - - - - - - - - - --37 4.4.2 ONE-PASS IP 架構- - - - - - - - - - - - - - - - - - - - - - - - - - - --- 37 4.4.3 One-pass IP加量化表- - - - - - - - - - - - - - - - - - - - - - - - -- --- 38 4.5實驗結果 - - - - - - - - - - - - - - - - - - - - - - - - -- - -- - - - - - - - - - - - --39 第五章、結論- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ---43 參考文獻- - - - - - - - - - - - - - - - - - - - - - - - - -- -- - - - - - - - - - - - - - - - - - - --44590843 bytesapplication/pdfen-US混合軟硬體系統基於平台硬體加速器設計方法硬體加速器溝通花費mixed software/hardware systemplatform-based methodologyhardware acceleratorscommutation costthesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/53453/1/ntu-95-R93921113-1.pdf