闕志達臺灣大學：電子工程學研究所陳柏安Chen, Po-AnPo-AnChen2007-11-272018-07-102007-11-272018-07-102006http://ntur.lib.ntu.edu.tw//handle/246246/57502隨著無線通訊技術的進步，相關的應用日漸普及。但通訊資源有限，傳輸的頻寬需要被更有效的使用；感知無線電系統就是被認為可行的解決方案。所謂感知無線電是能隨著外界環境的改變，動態的調整其傳輸頻寬、功率、調變方式等而能更有效的使用頻譜資源。現階段，感知無線電重要的研究方向是將系統適當的架構於現存通訊系統中，以更有效的利用通訊資源並提供更佳的服務。 本論文目的是設計並實現一套基頻感知無線電接收機，將其架構於IEEE 802.11a系統上，與之共存且不干擾到主要使用者的運作。論文根據所屬感知無線電計畫框架，從整體系統設計的觀點來討論基頻部分應具備的能力；同時藉由對IEEE 802.11a媒體存取層的討論，進行基頻接收機架構之設計以確保全系統能合適的操作在該環境下。為支援270種動態使用頻段的能力，論文採用一套容易產生且具良好特性的序列做為傳送封包內的長前置碼，解決一般系統欲支援多種傳輸頻譜配置會遇到的問題。使用改進的演算法來進行通道訊噪比之估測，使晶片具備對外界環境變化快速認知的能力，並支援基本的頻帶閒置偵測功能。藉由硬體上參數化的設計，接收機能操作在128種不同的功能組態，也使其具有跨平台，即當作802.11a接收機操作之能力。利用TSMC 0.18um 1P6M CMOS製程來實現基頻感知無線電接收機晶片，得到的面積為3.584x3.585mm2。佈局後的模擬顯示在160MHz、核心電壓1.8V的操作環境下，晶片消耗功率為720mW並且能達到1.404Gbps的資料傳輸速率。藉由使佈局後模擬及軟體程式模擬之結果相同，我們能確定晶片具有卓越的封包錯誤率表現。As wirelsss communication technology advances, related applications are becoming pervasive; however, the major communication resource, bandwidth, is limited and needs to be utilized efficiently. Cognitive radio is considered a promising solution for spectrum utilization dilemma. A cognitive radio can sense the surrounding changes and adjust its transmission parameters such as bandwidth, power and modulation properly to obtain better performance and resource utilization. Currently, one major research direction is to construct cognitive radios onto existing primary systems to realize advantages mentioned above. In this thesis, we aim to design and implement a baseband cognitive radio receiver chip above the platform of IEEE 802.11a, resulting no interference to existing users inside. Under the entire cognitive radio project in NTU sponsored by MediaTek Inc., this thesis defines firstly 4 main cognitive features that should be integrated into our baseband system and constructs the baseband receiver based on discussion about IEEE 802.11a MAC. To provide dynamic spectrum allocation ability, we adopt a dedicate sequence as long preamble with good correlation and power properties that conventional OFDM system cannot compete with. By designing system packet format and channel model appropriately, the chip is fully compatible with IEEE 802.11a. An improved algorithm for doing signal to noise ratio estimation is used to get faster environmental awareness; also, the receiver has basic sensing capability. Through parameterized design, an overall of 128 operating configuration is achieved, enabling receiver more performance diversity and functioning fully as an 802.11a mobile terminal. Finally, the baseband cognitive radio receiver chip is implemented by TSMC 0.18um 1P6M CMOS process, with an area of 3.584x3.585mm2. Post-layout simulation shows the chip consumes 720mW under 1.8V supply voltage and 160MHz clock rate, supporting data rate up to 1.404Gbps. Also, superior performance of the chip and desired capability are confirmed through the comparison between post-layout and software simulations.目錄 i 圖示列表 iv 表格列表 vii 第一章 緒論 1 1.1 動機 1 1.2 感知無線電系統之簡介 3 1.3 論文組織 7 第二章 感知無線電系統簡介 8 2.1 本章介紹 8 2.2 感知無線電計畫架構 8 2.3 基頻感知無線電系統特色 11 2.3.1 動態頻譜配置能力(Dynamic Spectrum Allocation) 11 2.3.2 可重組能力(Reconfigurability) 16 2.3.3 通道環境認知能力(Channel Assessment & Sensing) 17 2.3.4 跨平台操作能力(Compatiblity) 18 2.4 核心技術 18 2.4.1 正交分頻多工(OFDM) 18 2.4.2 多輸入輸出(MIMO) 21 2.5 封包格式(Packet Format) 27 2.6 通道模型(Channel Model) 29 2.7 OFDM 符元形成(Symbol Shaping) 31 第三章 基頻接收機設計 35 3.1 本章介紹 35 3.2 接收機規格 35 3.3 媒體存取層之考量 36 3.3.1 IEEE 802.11a網路架構簡述 37 3.3.2 感知無線電建構環境 38 3.3.3 基頻接收機運作流程 39 3.4 接收機架構設計 40 3.4.1 基頻接收機架構 41 3.4.2 基頻接收機模式簡介 42 3.4.3 初始同步模組 44 3.4.4 VBLAST/STBC電路 45 3.4.5 通道評估電路 49 3.4.6 MIMO通道估測區塊 52 3.4.7 FFT 設計 54 3.4.8 調幅電路 55 3.4.9 數值控制震盪器 56 3.4.10 軟/硬性映設器(soft/hard Demapper) 57 第四章 晶片實現 59 4.1 本章介紹 59 4.2 設計流程簡介 59 4.3 定點數模擬(Fixed-Point Simulation) 60 4.3.1 模擬目的 60 4.3.2 模擬原則 61 4.3.3定點數模擬結果 61 4.4 電路設計 62 4.4.1 硬體特色 63 4.4.2 初始同步電路 64 4.4.3 VBLAST/STBC電路設計 66 4.4.4 軟硬性映設器實現 70 4.4.5 通道延遲估測器實現 71 4.4.6 通道訊噪比估計電路實現 72 4.4.7 其他基本模組 73 4.5 硬體共用 74 4.6 晶片合成 77 4.7 實體設計(Physical Design) 78 4.7.1 閘極控制電路 78 4.7.2 內建自我測試電路 79 4.7.3 實體設計工具軟體 79 4.7.4 佈局後模擬(Post-Layout Simulation) 79 4.7.5 晶片下線驗證 80 4.8 晶片實現技巧總結 80 4.8.1 使用技巧 80 4.8.2 硬體消耗節省統計 81 4.9 晶片實現結果及量測考量 82 4.9.1晶片佈局及打線圖 82 4.9.2 晶片規格 84 4.9.3 晶片測試考量 85 第五章 基頻接收機表現 87 5.1 本章介紹 87 5.2 模擬原則 87 5.3 模擬結果 88 5.3.1 未編碼錯誤率模擬 88 5.3.2 封包錯誤率模擬 98 5.3.3 通道評估能力模擬 100 5.3.4 功率消耗模擬 103 5.4 系統表現比較 104 5.4.1 功率消耗比較 104 5.4.2封包錯誤率比較 104 5.4.3 與IEEE 802.11n之比較 105 5.4.4 晶片特色總結 106 第六章 結論與展望 107 參考資料 1093291067 bytesapplication/pdfen-US正交分頻多重輸入輸出基頻感知無線電OFDMMIMOBasebandCognitive Radiothesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/57502/1/ntu-95-R93943012-1.pdf