郭正邦臺灣大學：電子工程學研究所王善杰Wang, Shan-JieShan-JieWang2007-11-272018-07-102007-11-272018-07-102004http://ntur.lib.ntu.edu.tw//handle/246246/57322本論文中提出了考慮電流突增情形發生下的部份解離絕緣體上矽N型金氧半元件的電容模擬分析。 第二章簡單說明部份解離絕緣體上矽N型金氧半元件之電流突增發生的機制，並考慮不同溫度及不同薄膜參雜濃度的情形下，發生電流突增之汲極電壓的變化情形。 第三章中藉由二維元件模擬軟體(MEDICI)，針對不同的閘極偏壓進行CDG、CSG、CGD、CGS對汲極電壓的變化情形進行模擬。就模擬的結果，進行討論並提出可能的機制。This thesis reports a 2D analytical simulation for the capacitance characteristics of partially-depleted (PD) silicon on insulator (SOI) NMOS devices. In chapter 2, we make a brief description of the mechanism for kink effect of PD SOI NMOS devices and study the triggering VDS with the conditions in different operating temperature and different thin film dopping concentration. In chapter 3, by using the 2D device simulator(Medici), we make a simulation of CDG,CSG,CGD,CGS versus VDS for different gate voltages. For the simulation results, we discuss and present some physical viewpoints.第1章 導論 1 1.1 SOI CMOS元件的簡介….………………………………...1 1.2 Basic SOI Technology的簡介……..……………………….3 1.3 PD vs. FD 之比較………………………………………….7 1.4 本論文目標………………………………………………...8 第2章 部分解離絕緣體上矽金氧半元件電流突增之直流分析….10 2.1 簡介………………………………………………………..10 2.2 模型內容 ………………………………………………...11 2.2.1 相關參數………………………………….……….......12 2.2.2 電流傳導機制……………………………………........15 2.3 模型驗證 ………………………………………………...20 2.4 討論 ……………………………………………………24 第3章 部分解離絕緣體上矽金氧半元件電流突增之交流分析 26 3.1 簡介………………………………………………………..26 3.2 電容模擬結果….………………………………………….28 3.2.1 CDG之模擬結果...................................28 3.2.2 CSG之模擬結果…………………………………….......30 3.2.3 CGD&CGS之模擬結果 ..............................32 3.3 討論 ……………………………………………………34 3.4 結論 ……………………………………………………37 第4章 總結 ........................................39 參考文獻 ........................................40 第1章 ………………………………………………………...40 第2章 ………………………………………………………...41 第3章 ………………………………………………………...42814611 bytesapplication/pdfen-US電流突增電容特性部分解離絕緣體上矽kink effectCapacitance CharacteristicsPD SOIthesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/57322/1/ntu-93-R91943103-1.pdf