李建模Li, Chien-Mo臺灣大學:電子工程學研究所陳佳韶Chen, Chia-ShaoChia-ShaoChen2010-07-142018-07-102010-07-142018-07-102008U0001-0202200918172500http://ntur.lib.ntu.edu.tw//handle/246246/189020本論文提出一薄膜電晶體液晶顯示器源級驅動IC之輸出偏移電壓可測試設計。此設計可平行執行晶片上之電壓比較，故測試機台所需之頻道數可大幅度降低。模擬結果顯示輸出偏移電壓量測之最高準確度為0.371mV，此設計可節省上百組I/O腳位與51%之測試時間。可測試設計電路實作於晶片之切割道上，故其對原IC為非侵入式設計，此電路佈局不需耗用任何額外的晶圓面積。This thesis presents a DFT technique to measure the output offset voltages of TFT-LCD source driver IC. The proposed DFT performs on-chip voltage comparison in parallel so the required number of tester channels is greatly reduced. According to simulation results, the accuracy of output offset voltage measurement is 0.371mV. The proposed technique saves hundreds of I/O pins and reduces the total test time by 51%. The DFT circuitry is implemented on the scribe line so it is non-intrusive to the original design. This DFT layout results in zero area overhead.摘要 Ibstract III錄 V例 VII例 XI一章 序論 1.1論文動機 1.2論文簡介 2.3論文貢獻 3.4論文組織 4二章 論文相關背景 5.1薄膜電晶體液晶顯示器之源極驅動IC 5.1.1功能與特性 5.1.2輸出偏移電壓 10.1.3極性倒轉開關 12.2相關研究 16三章 輸出偏移電壓之測試方法 22.1臨界電壓搜尋 22.2時間平均量測 26四章 IC層級之可測試設計 28.1電路設計 28.1.1高壓區間電路 32.1.2低壓區間電路 38.1.3控制訊號波型 51.1.4量測與校正模式 56.2模擬結果 58.3電路佈局 67.4測試流程 70.5問題與討論 75五章 電路板層級之可測試設計 78.1電路設計 78.2實驗結果 81六章 未來展望與結論 84考文獻 863314980 bytesapplication/pdfen-US可測試設計偏移電壓測試薄膜電晶體液晶顯示器源極驅動晶片DFToffset voltagetestingTFT-LCDsource driverthesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/189020/1/ntu-97-R94943107-1.pdf