洪士灝臺灣大學:資訊工程學研究所陳冠儒Chen, Kuan-JuKuan-JuChen2010-06-022018-07-052010-06-022018-07-052008U0001-1908200817022300http://ntur.lib.ntu.edu.tw//handle/246246/184941一個異質多核心架構可以由大小相異及效能不同的核心所組成。許多研究顯示，單一指令集架構的異質多核心，和同質多核心相比之下效能有顯著的提升。因為程式在不同階段的執行期間，所需要的資源可能有所變動，因此在異質多核心架構上，程式可以依照資源的需求，搬遷到較合適的核心上執行，可以更有效率的利用系統資源，進而增進整體系統效能。所以我們設計了一套程式排程的方法，作法為先蒐集每個程式在不同核心上各個執行階段所消耗的指令數，再依據指令數之間的關係決定程式如何在核心間搬移才能提高整體系統效能。而程式在核心間搬移，在快取架構為私有的狀況下，使得程式搬移後，必須從原先的核心的快取上將資料傳送到現在的核心，因此程式必須花費多餘的時間。為了解決這個問題，本論文提出了SwitchL2的新式快取架構，能夠在私有和共享兩種模式下工作。在私有模式下，核心只能存取屬於自己的第二層快取，而switch可以讓處理機互相交換使用彼此的第二層快取；在共享模式下，核心可以存取所有的第二層快取。至於使用何種模式將取決於每組程式使用第二層快取的行為，例如程式之間使用第二層快取的程度相當時，在私有模式下會有較好的效能表現，不相當時則共享模式的效能會比較好。這兩種型態的SwitchL2和傳統架構的第二層快取相比，對於SPEC測試程式最多可以提供1%效能的增進以及減少50%第二層快取動態能量和3%總能量的消耗。A heterogeneous multi-core architecture is composed of cores of varying size and performance. Many studies show that single-ISA heterogeneous multi-core architectures can provide higher performance than homogeneous multi-core architectures. Because a program may need different resources during its execution, it can use system resources more efficiently by moving to a core that matches its resource demands in a heterogeneous multi-core architecture to improve the overall performance. We design a program scheduling policy to determine the assignment of programs to the cores for improving the overall performance by maximizing the instruction consumption for every execution period for each core.owever, when a program migrates between cores, some of the data in the original private cache must also move to the new core, which causes extra overhead. To solve this problem, we propose a new cache architecture called SwitchL2, which can be configured to operate in a private or a shared mode. In the private mode, a core may only access its own L2 cache, but it can access L2 cache of other cores through the switch. In the shared mode, the core can access all L2 caches simultaneously. Which mode to use depends on a program’s usage of L2 cache. Compared with traditional L2 cache architectures, SwitchL2 offers 1% performance improvement and reduces 50% dynamic energy consumption and 3% total energy consumption of L2 caches for the SPEC benchmark programs in our simulated study.誌謝 i文摘要 iibstract iii1章 序論 1.1 異質多核心 1.2 研究動機 3.3 論文架構 52章 相關研究 6.1 異質多核心(單一指令集架構) 6.2 多核心架構下第二層快取最佳化 73章 SwitchL2 9.1 架構介紹 9.2 兩種模式的SwitchL2 11.2.1 共享模式 11.2.2 私有模式 13.2.3 維持私有模式下資料的一致性 144章 靜態排程 16.1 Static profile 16.2 決定程式搬移模式 17.3 程式搬移模式的應用 195章 實驗結果 21.1 實驗環境 21.2 異質多核心和同質多核心效能比較 23.3 異質多核心下第二層快取架構效能與能耗比較 26.3.1. 效能 28.3.2. 能耗 30.3.3. 效能及能耗 326章 結論和未來展望 36考文獻 37application/pdf1377214 bytesapplication/pdfen-US同質多核心異質多核心第二層快取架構效能能耗homogeneous multi-coreheterogeneous multi-coreL2 cache architectureperformanceenergy consumption[SDGs]SDG7thesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/184941/1/ntu-97-R95922010-1.pdf