洪士灝Hung, Shih-Hao臺灣大學:資訊工程學研究所蔡承祐Tsai, Cheng-YuCheng-YuTsai2010-05-182018-07-052010-05-182018-07-052008U0001-1908200816391700http://ntur.lib.ntu.edu.tw//handle/246246/183635在現今的嵌入式硬體架構下，為了節省資源的消耗，往往使用草稿記憶體代替架構較為複雜的快取記憶體。然而，如何使軟體能有效率地運用草稿記憶體，已達到最佳的效能，則是一個重要的問題。我們討論了目前對於草稿記憶體的相關應用與研究，了解並且分析它們相關的優缺點後，作為我們研究方向的指標。我們提出了一個結合軟硬體的支援來達成此記憶體的效能最佳化，利用軟體的方式達成動態使用草稿記憶體的目標，並加入硬體補助的方式，來避免純軟體方式所需要導入的額外執行時間及對應的程式修改。In Today''s embedded system design architecture, in order to reduce resources consumption, hardware designers sometimes choose Scratchpad Memory instead of Cache. However, the management of the Scratchpad Memory by software is an important issue to get the best memory utilization. We discuss the related techniques on improving Scratchpad Memory usage, and propose an optimization mechanism which dynamically allocates the space in the scratchpad memory required by the application program. We also introduce a hardware assist to reduce the extra overhead needed by pure a software approach.誌謝 i文摘要 iibstract iii錄 iv目錄 vi目錄 viii1章 序論 1.1 研究動機 2.2 論文架構 32章 相關研究與實務 4.1 研究分類 4.2 靜態配置 4.3 動態配置 6.3.1 Software Overlay 6.3.2 Binary/Source level Instrumentation/Modification 7.3.3 硬體輔助 9.4 討論 113章 動態草稿記憶體之機制設計 12.1 動態記憶體轉換單元之設計 13.2.1 TLB對SPM的支援 14.2.2 e-TLB對SPM的支援 15.2 Interrupt Service Routine之設計 16.3.1 對應於TLB的ISR 17.3.2 對應於e-TLB的e-ISR 19.3 相關實作討論 21.3.1 Subblock實作成本 22.3.2 TLB實作成本 22.3.3 ISR實作成本 22.3.4 DMA實作討論 234章 效能評估 24.1 模擬實驗環境之建造 24.2 實驗設計 24.3 實驗結果及分析 25.3.1 TLB機制以及Cache機制的效能 26.3.2 ISR Overhead 27.3.3 測試程式的記憶體空間需求分析 28.3.4 測試程式的存取分析 29.3.5 e-TLB機制的效能 30.3.6 DMA應輔助機制效能 325章 結論與未來展望 34考文獻 35application/pdf637376 bytesapplication/pdfen-US草稿記憶體嵌入式系統效能評估最佳化硬體設計快取Scratchpad Memoryembedded systemperformance evaluationoptimizationhardware designCachethesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/183635/1/ntu-97-R95922090-1.pdf