張家歐臺灣大學：應用力學研究所黃韋皓Huang, Wei-HaoWei-HaoHuang2007-11-292018-06-292007-11-292018-06-292007http://ntur.lib.ntu.edu.tw//handle/246246/62491本論文的目的在實現電容式感測器之佈局，並且比較佈局前後之性能變化，文中介紹佈局之技巧與通則以及電阻及電容的佈局方式，並以隔離環阻隔寄生電容效應，對差動電路以對稱性消除雜訊，最後模擬佈局後電容改變量和電壓輸出之關係，此電路佈局之解析度可達 法拉等級。 而本論文使用國家晶片系統設計中心(NSC Chip Implementation Center, CIC)所提供的台灣積體電路(TSMC)0.35μm Mixed-Signal 2P4M Polycide 3.3/5V的製程，並使用Synopsys 公司所出的Hspice電路模擬軟體進行模擬以及思源公司的laker軟體進行佈線。The purpose of this dissertation is to realize the design and layout of capacitive sensing circuit, and in this case to compare the differences before and after layout. In this dissertation presents the skills and principles of layout, and also the method of designing resistance and capacitor. Furthermore, using guard ring to shield noise effect, and using symmetry to eliminate the noise of differential circuit, at the end of this dissertation is to simulate the relations between variety of capacity as well as output voltage after layout. The circuit after layout has the best resolution which is up to 1fF. This dissertation is applying 0.35μm Mixed-Signal 2P4M Polycide 3.3/5V manufacture process of TSCM which is provided by NSC Chip Implementation Center. Finally, using Hspice software designed by Synopsys co. to simulate and laker software designed by Springsoft co. to layout.摘要…………………………Ⅰ 目錄…………………………Ⅱ 圖目錄………………………Ⅴ 表目錄………………………Ⅹ 第一章 導論…………………1 1.1 研究背景……………1 1.2 研究動機與目的……2 1.3 文獻回顧……………3 1.4 本文目的與章節摘要…………4 第二章 環形陀螺儀之電容……………5 2.1 環形陀螺儀原理簡介…………5 2.2 環形陀螺儀感測原理…………6 2.3 本論文架構之電容值…………7 2.4 本論文架構電容值的估算……8 第三章 CMOS佈局設計簡介…………10 3.1 IC設計流程……………………10 3.2 電晶體佈局設計………………11 3.3 佈局設計之考量………………12 第四章 系統架構與運算放大器佈局與模擬……………14 4.1 本論文電路之系統架構……………………14 4.2.1 摺疊疊接式運算放大器主體……………15 4.2.2 摺疊疊接式運算放大器之佈局…………16 4.3 寬振幅常數互導偏壓電路……….…………19 4.4 折疊疊接放大器之特性模擬….……………24 4.5 寄生電容….…………………………………29 第五章 離散元件的佈局與模擬………………………36 5.1 前言…………………………………………36 5.2 取樣與保存(Sample and Hold) ………………36 5.3 無穩態多諧振盪器……………………………37 5.4 緩衝器〈buffer〉………………………………42 5.5 S/H之時脈設計〈Clock Design〉……………44 5.6 MOS電阻的設計………………………………48 5.7 結論………………………………………………50 第六章 模擬結果與比較…………………………………51 6.1 前言………………………………………………51 6.2 單一運算放大器模擬結果………………………52 6.3 差動放大器模擬結果與改良……………………55 6.4 全電路系統模擬…………………………………58 6.5 感測電容訊號與輸出弦波訊號之關係…………66 6.6 解析度降低原因…………………………………70 第七章 結論與未來展望…………………………………71 參考文獻……………………………………………………733063140 bytesapplication/pdfen-US電容感測器類比積體電路全差動式感測電路IC設計佈局capacitive sensoranalog integratd circuitfull differential sensing circuitIC designlayoutthesishttp://ntur.lib.ntu.edu.tw/bitstream/246246/62491/1/ntu-96-R94543046-1.pdf