國立臺灣大學電機工程學系暨研究所陳良基2006-07-252018-07-062006-07-252018-07-062001-07-31http://ntur.lib.ntu.edu.tw//handle/246246/7817本研究計畫之目標對未來3C 之整合及系統晶 片（SOC）設計技術之需求，結合類比、數位電 路技巧，及無線通信傳輸規範配合國科會學門 「SOC」規劃，提出一系列關鍵零組件之電路設 計及架構分析。並透過已可重複使用智產元件 （Reusable-IP）之模組管理形式，作為未來系統 晶片成果展示及驗證之實驗平台。在去年第一年 (88/8/1 - 89/7/31)演算法做完整的資料收集及分 析，將整個系統的系統參數分析出來。而今年 (90/8/1 - 90/7/31)則完成各子計畫的模組架構設 計與實作。預計於下年度完成各子計畫的Demo 系統，並完成數位與類比部分的整合。application/pdf599260 bytesapplication/pdfzh-TW國立臺灣大學電機工程學系暨研究所單晶片系統智產元件模組積體電路架 構演算法reporthttp://ntur.lib.ntu.edu.tw/bitstream/246246/7817/1/892218E002088.pdf