https://scholars.lib.ntu.edu.tw/handle/123456789/150135
標題: | A bipartition-codec architecture to reduce power in pipelined circuits | 作者: | Ruan, Shanq-Jang Shang, Rung-Ji Lai, Feipei Chen, Shyh-Jong Huang, Xian-Jun |
公開日期: | 十一月-1999 | 起(迄)頁: | - | 來源出版物: | Computer-Aided Design, 1999. Digest of Technical Papers. 1999 IEEE/ACM International Conference on | URI: | http://ntur.lib.ntu.edu.tw//handle/246246/2007041910021563 | 其他識別: | N/A | DOI: | 10.1109/ICCAD.1999.810627 |
顯示於: | 電機工程學系 |
檔案 | 描述 | 大小 | 格式 | |
---|---|---|---|---|
00810627.pdf | 611.23 kB | Adobe PDF | 檢視/開啟 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。