https://scholars.lib.ntu.edu.tw/handle/123456789/154956
標題: | A Bipartition-Codec Architecture to Reduce Power in Pipelined Circuits | 作者: | Ruan, Shanq-Jang Shang, Rung-Ji Lai, Feipei Tsai, Kun-Lin |
公開日期: | 2001 | 卷: | 20 | 期: | 2 | 起(迄)頁: | 343-348 | 來源出版物: | IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems | URI: | http://ntur.lib.ntu.edu.tw//handle/246246/142044 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。