https://scholars.lib.ntu.edu.tw/handle/123456789/318040
標題: | Process-Variation Robust and Low-Power Zero-Skew Buffered Clock-Tree Synthesis Using Projected Scan-Line Sampling | 作者: | Jeng-Liang Tsai CHUNG-PING CHEN |
公開日期: | 一月-2005 | 來源出版物: | ASPDAC | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/318040 | DOI: | 10.1109/ASPDAC.2005.1466549 |
顯示於: | 電子工程學研究所 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。