https://scholars.lib.ntu.edu.tw/handle/123456789/381709
標題: | Test Clock Domain Optimization to Avoid Scan Shift Failures due to Flip-flop Simultaneous Triggering | 作者: | CHIEN-MO LI Y. C. Huang M. H. Tsai W. S. Ding J. C. M. Li M. T. Chang M. H. Tsai C. M. Tseng H. C. Li CHIEN-MO LI |
公開日期: | 一月-2013 | 卷: | 32 | 期: | 4 | 起(迄)頁: | 644 - 652 | 來源出版物: | IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/381709 | DOI: | 10.1109/tcad.2012.2228741 |
顯示於: | 電子工程學研究所 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。