類比前端電路的內建自我測試技術

由於IC製程的快速演進，將數位、類比
前端以及射頻電路整合在同一晶片的單晶
片無線通訊系統已成為可能，然而其系統複
雜度對生產測試而言卻是一項很大的挑
戰。本子計劃（子計劃四：類比前端電路的
內建自我測試技術）的目標為發展單晶片無
線收發機中頻率合成器及類比前端電路的
自我測試技術以及相關電路，希望在不增加
太多的晶片面積和影響系統性能的前提
下，能有效地降低單晶片無線收發機的生產
測試發展時間及生產測試費用。
本子計劃為期三年，主要研究項目包括
（1）數位至類比與類比至數位轉換器的自
我測試技術、（2）頻率合成器的自我測試
技術、與（3）類比前端電路的迴路測試技
術。
在越來越短的上市時間及越來越低的價
格需求雙重壓力下，本子計劃所發展的技
術，將能有效地降低單晶片無線收發機生產
測試成本，使其更具市場競爭力。