https://scholars.lib.ntu.edu.tw/handle/123456789/148937
標題: | SoC test scheduling using the B*-tree based floorplanning technique | 作者: | Wuu, Jen-Yi Chen, Tung-Chieh Chang, Yao-Wen |
公開日期: | 一月-2005 | 起(迄)頁: | - | 來源出版物: | Asia and South Pacific Design Automation Conference, ASP-DAC 2005 | URI: | http://ntur.lib.ntu.edu.tw//handle/246246/200704191001522 http://ntur.lib.ntu.edu.tw/bitstream/246246/200704191001522/1/01466554.pdf |
其他識別: | N/A | DOI: | 10.1109/ASPDAC.2005.1466554 |
顯示於: | 電機工程學系 |
檔案 | 描述 | 大小 | 格式 | |
---|---|---|---|---|
01466554.pdf | 896.95 kB | Adobe PDF | 檢視/開啟 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。