https://scholars.lib.ntu.edu.tw/handle/123456789/293582
標題: | Performance optimization by wire and buffer sizing under the transmission line model | 作者: | Chen, T.-C. Pan, S.-R. Chang, Y.-W. YAO-WEN CHANG |
公開日期: | 2001 | 起(迄)頁: | 192-198 | 來源出版物: | IEEE International Conference on Computer Design: VLSI in Computers and Processors | URI: | http://www.scopus.com/inward/record.url?eid=2-s2.0-0035183802&partnerID=MN8TOARS http://scholars.lib.ntu.edu.tw/handle/123456789/293582 |
顯示於: | 電子工程學研究所 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。