https://scholars.lib.ntu.edu.tw/handle/123456789/342781
標題: | Power integrity chip-package-PCB co-Simulation for I/O interface of DDR3 high-speed memory | 作者: | H.-H. Chuang S.-J. Wu M.-Z. Hong D. Hsu R. Huang T.-L. Wu TZONG-LIN WU |
公開日期: | 十二月-2008 | 起(迄)頁: | 31-34 | 來源出版物: | Elect. Design Adv. Packag. Systems Symp. | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/342781 | DOI: | 10.1109/EDAPS.2008.4735991 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。