https://scholars.lib.ntu.edu.tw/handle/123456789/366365
標題: | A Novel Low-Voltage Silicon-On-Insulator (SOI) CMOS Complementary Pass-Transistor Logic (CPL) Circuit using Asymmetrical Dynamic Threshold Pass-Transistor (ADTPT) Technique | 作者: | J. B. Kuo B. T. Wang JAMES-B KUO |
公開日期: | 一月- 1 | URI: | http://scholars.lib.ntu.edu.tw/handle/123456789/366365 |
顯示於: | 電機工程學系 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。